您好,欢迎来电子发烧友网! ,新用户?[免费注册]

您的位置:电子发烧友网>电子元器件>芯片引脚图>

74ls168中文资料汇总(74ls168引脚图及功能_逻辑图及特性参数)

2018年05月08日 09:38 网络整理 作者: 用户评论(0

  74ls168引脚图及功能

  168为可预置的十进制同步加/减计数器,共有54S168/74S168,54LS168/74LS168两种线路结构形式。

74ls168中文资料汇总(74ls168引脚图及功能_逻辑图及特性参数)

  TC_进位输出端(低电平有效)

  CP时钟输入端(上升沿有效)

  CEP计数控制端(低电平有效)

  CET计数控制端(低电平有效)

  P0~P3并行数据输入端

  LD同步并行置入控制端(低电平有效)

  Q0-Q3输出端

  U/D加/减计数方式控制端

  74ls168逻辑图

74ls168中文资料汇总(74ls168引脚图及功能_逻辑图及特性参数)

  74ls168极限值

  电源电压……………………………………7V

  输入电压

  54/74LS168……………………………7V

  CTp与CTT间电压

  54/74S168………………………………5.5V

  工作环境温度

  74×××………………………………-0~70℃

  储存温度……………………………………-65℃~150℃

  74ls168真值表

74ls168中文资料汇总(74ls168引脚图及功能_逻辑图及特性参数)

  H―高电平

  L―低电平

  X―任意

  74ls168推荐工作条件

74ls168中文资料汇总(74ls168引脚图及功能_逻辑图及特性参数)

  74ls168静态特性

74ls168中文资料汇总(74ls168引脚图及功能_逻辑图及特性参数)

  [1]:测试条件中的“最小”和“最大”用推荐工作条件中的相应值。

  74ls168动态特性

74ls168中文资料汇总(74ls168引脚图及功能_逻辑图及特性参数)

  [2]:fmax最大时钟频率。tPLH输出由低电平到高电平传输延迟时间tPHL输出由高电平到低电平传输延迟时间

  74ls168相关文章下载

  74LS168英文手册

  74LS168中文资料pdf

非常好我支持^.^

(10) 4%

不好我反对

(239) 96%

( 发表人:姚远香 )

      发表评论

      用户评论
      评价:好评中评差评

      发表评论,获取积分! 请遵守相关规定!