EPM7128S在雷达电子干扰模拟训练器中的应用

1　引　言
　　在设计炮瞄雷达电子干扰训练器时，整个系统需要译码器、锁存器、缓冲器、多路选择器以及逻辑门等许多集成电路，虽然用传统的数字集成电路也同样可以完成所要求的功能，但存在所需芯片多、PCB板面积大、系统稳定性差、开发不灵活、设计周期长等诸多问题。Altera公司的CPLD（Complex ProgrammableLogic Device，复杂可编程逻辑器件）系列产品具有高性能、高集成度、在系统编程和设计周期短等优点，是现在数字电路设计的常见选择。Altera公司提供了诸如FLEX10K／6000／8000、MAX5000／7000／9000等许多系列的通用PLD产品，而且大多数器件可通过4个引脚的JTAG接口实现ISP（在线编程）。此外，Altera公司的CPLD由MAX＋PLUSⅡ开发系统支持，它是一个单一的集成软件包，提供从电路图、文本和波形等设计输入，到执行编译、逻辑综合、仿真和定时分析以及器件编程等许多功能，使用非常方便、灵活。
2　系统设计原理及框图
2．1　器件选择
　　本干扰训练器与CPLD有关的数字逻辑电路部分共有输入线18条，输出线34条，考虑到JTAG接口4根线、电源和地等专用脚以及一定的余量，选用MAX7000S系列器件中的84脚PLCC封装的EPM7128S较合适。EPM7128S是门数目为2500，微宏单元数为128，逻辑阵列块数为8的CPLD。
2．2　基本思想
　　设整个干扰训练器以80C196单片机为核心。系统中需要数字逻辑电路完成的部分有：低8位数据／地址的分离；EPROM、EEPROM、RAM、8279等芯片所需要的各种片选信号；需要高电平复位的复位信号RST8279；待缓冲的串行口数据通讯信号TXD、RXD以及允许发送信号TXEN；电子开关4051的地址信号和控制信号；D／A转换芯片需要的12位数字量。此外，利用7128S可在线编程的优点，设计时特意考虑了使用下载电缆ByteBlaster的JTAG模式进行在线编程所需的几根信号线TCK、TMS、TDI、TDO。这样，利用EPM7128S设计的系统逻辑电路框图可示意为图1。

2．3　7128S内部逻辑定义
　　根据上述基本思想，利用MAX＋PLUSⅡCAD开发系统可设计出7128S的内部逻辑电路如图2所示。
　　在图2的电路中，80C196的AD0～AD7经74373分离出低8位地址A0～A7，ALE作为它的地址锁存允许信号；A13～A15通过74138产生EPROM、EEPROM和RAM等片选信号以及两个选通信号；
8279的片4选信号经一级74138及与门AND得到；80C196的低电平复位信号RST196经非门NOT产生8279的复位信号RST8279；系统与上位机（PC机）通讯的TXD、RXD以及允许发送信号（用80C196的HSO1）经74244缓冲输出；电子开关4051需要的地址控制信号由AD0～AD7和地址信号C373经74373产生；D／A转换芯片TLV5639（用于产生干扰频率和强度）所需的模拟电压需要的12位数字量由AD0～AD7和地址信号DA373H、DA373L经两片74373提供。
2．4　7128S的编程
　　图形设计输入完成后，经过管脚定义，再经编译，就可对器件编程了。我们选用并口下载电缆ByteBlaster的JTAG模式进行在线编程。ByteBlaster下载电缆包括与PC机并口相连的25针阳性插座头、与PCB板相连的10针插头、25针到10针的数据变换电路。图3是ByteBlaster的数据变换电路。
　　编程时，先在Assign菜单内的Device项目处选好器件EPM7128SLC84，用底层编辑程序（FloorplanEditor）分配好器件的引脚和逻辑单元，并使用编译器（Compiler）对图2的文件（＊．gdf）进行编译，产生用于MAX器件的编程目标文件（＊．pof）；然后用并口下载电缆ByteBlaster连接好微机的并行口和装有EPM7128SLC84的PCB板插座；再在Option菜单中选Hardware Setup，出现Hardware Setup窗口后，在Hardware Type框中选ByteBlaster，并指定使用并行口（LPT1），按OK按钮；最后，在MAX＋PLUSⅡ菜单中选Programmer，打开编程器窗口，点击Program按钮即可完成对器件EPM7128SLC84的编程。

3　结束语
　　在电子干扰模拟训练器的设计中采用7128S器件，并借助MAX＋PLUSⅡ软件，不但减少了PCB板的尺寸、提高了整个系统的可靠性，而且在电路设计的灵活性和缩短产品设计周期等方面也极具优势。作为新一代的炮瞄雷达电子干扰模拟训练器，该训练器已在某高炮部队使用，效果很理想。