完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本课程教授至简设计法技巧,通过专项训练方式,快速提高FPGA/ASIC的代码设计能力。
5.0共44个课时487人已学习
讲师:潘文明 资深工程师
+查看更多
甜甜微信:18118775427
本课程的重点内容是计数器和状态机的技巧,但我们不是教你如何“设计”计数器和状态机,我们是在教如何“使用”计数器来完成各种复杂功能的。
计数器和状态机在FPGA中的重要性无需多讲,基本上所有的逻辑设计,都可以使用计数器和状态机来设计,一遇到设计,你往计数器和状态机去尝试设计,90%都能设计出来。
例如,接口数据采集,要根据长度来识别采集数据,这就要计数;例如串并转换,多少个串行数据转成一个并行数据,这个也要计数器;例如DDR接口,一般我们可以使用IP核,但我们也需要给突发长度个数据才能完成一次读写,这个也要计数。
本课程的设计技巧,是潘老师十年经验的总结,是精华,可以帮大家少走弯路,潘老师为了将设计做到至简,花了很多的心血。
讲师:潘文明 5.0618人已学习
¥9.90
原价¥325.80讲师:潘文明 5.01260人已学习
¥9.90
原价¥336.60讲师:潘文明 5.0173人已学习
¥1.00
讲师:潘文明 5.01478人已学习
¥1.00
讲师:潘文明 3.0682人已学习
¥8.88
原价¥15.96
专栏评论
课程评分