浅谈嵌入式视频监控系统设计方案

视频监控系统以其数字化、网络化和智能化等方面的特征广泛应用于各种场合。随着通信威廉希尔官方网站 和网络威廉希尔官方网站 的发展，通过网络进行重要场所的监控越来越引起人们的关注和重视。传统的视频监控系统图像的压缩解压都是基于PC机，在稳定性，可靠性方面都受到限制。近年来，随着嵌入式威廉希尔官方网站 的发展，嵌入式设备体积小、集成度高、高效可靠、可移植、功耗低等一系列优点使得基于嵌入式的视频监控系统逐渐取代了传统的视频监控系统。
　　笔者所介绍的嵌入式视频服务器是建立在嵌入式WEB服务器的基础上，基于AT91RM9200［1］微处理器，采用Linux实时操作系统，由专门的视频芯片接收数字视频数据完成压缩编码，生成MPEG-4码流，通过内部总线传送到WEB服务器上，远程授权用户可以通过网络浏览器观看WEB上的图像信息，控制图像获取方式。该系统保证了图像质量，客户端零维护，开发便捷，成本低廉。
　　1系统的整体设计
　　整个系统分为硬件和软件2个部分。硬件部分分为4个模块：视频采集模块，视频压缩编码模块，网络传输模块和其他辅助功能模块。系统采用B/S模式。软件部分分为视频图像采集的驱动程序，WEB服务器程序，CGI和用户浏览器的网页设计4部分。系统整体结构如图1所示。
　　
　　图1系统整体结构
　　2系统硬件部分
　　本系统采用Atmel公司的AT91RM9200微处理器。该处理器是高性能，低功耗的32位RISC微处理器，最高主频为180 MHz，32位外部数据总线支持8/16/32位数据宽度，可对64 MB空间寻址。内部集成丰富的外设资源，MMU管理单元，16 kB SRAM和128 kB ROM，各种外围接口，适用本系统的开发。AT91RM9200微处理器的作用是在系统上电时配置芯片的相关功能寄存器，正常运行时进行总体控制，如接受视频数据流，配置网络接口，实现本地存储等功能。
　　2.1视频采集模块
　　本模块的作用是把interwetten与威廉的赔率体系 视频转换成数字视频，产生符合编码芯片接口标准的数字视频信号。采用的是TI公司的TVP5150低功耗视频A/D转换芯片。TVP5150支持NTSC/PAL/SECAM 3种格式，可以输出ITU-R BT.656和ITU-R BT.601两种信号，考虑到编码芯片的标准，本系统采用ITU-RBT.656格式8为数据串行传输。TVP5150的AIPIA为模拟信号输入端，接收摄像头的模拟视频信号输入。行同步脉冲和场同步脉冲分别对应HSYNC和VSYNC，分别连接编码芯片的HSYNIN和VSYNIN2个引脚，实现图像的行同步和场同步操作。YOUT［7：0］为数据输出引脚，将数字视频信号送到编码芯片的数据接收端。SCL和SDA分别为I2C接口的串行时钟和数据引脚，AT91RM9200对TVP5150的内部寄存器的访问是通过I2C总线实现的。
　　2.2视频压缩编码模块
　　动态图像被数字化处理成YUV格式，数据量非常大。未经压缩的CIF格式的RGB数据至少需要58.01 Mb/s，因此视频数据在传输和处理的过程中必须经过压缩。视频编码标准有MPEG-1，MPEG-2，MPEG-4，M-JPEG和H.26x系列。本系统采用的是MPEG-4标准。MPEG（Moving Pictures ExpertsGroup），该专家组成立于1988年，致力于运动图像的编码标准化工作。MPEG-4是该专家组研制出来的于1999年正式成为ISO和IEC联合制定的国际编码标准。MPEG-4与其他编码标准相比，相同比特率下，具有更高的视觉质量，可以在低带宽的信道上传输。本系统采用韩国Pentamicro公司的压缩/解压芯片AT2042，AT2042接收经过TVP5150进行A/D转换的数字视频数据。AT2042支持视频压缩和音频压缩标准，支持CBR和VBR两种码率。采用ITU-R 656接口标准。
　　工作原理：在AT91RM9200的控制下，要进行压缩编码的数据经AT2042的FIFO口输入。AT2042的解压是压缩的逆过程。本系统中，AT2042的数据接收端VIN［7：0］接收TVP5150的YOUT ［7：0］端输出的数据，同时AT2042的HSYNIN和VSYNIN信号分别和TVP5150的HSYN和VSYN相连，实现图像的行同步和场同步操作。接收来的数据送到AT2042的压缩编码处理单元，压缩编码后送到芯片外部的SDRAM中存储，通过片内的SDRAM控制器可以实现对外部SDRAM的访问，并通过HPI与AT91RM9200微处理器进行通信，以便远程监控端的实时监控。视频压缩编码框图如图2所示。
　　
　　图2视频压缩编码框图
　　2.3网络传输模块
　　本模块是采用LAN91C11构建嵌入式以太网，实现视频数据网络传输的通路。LAN91C11是SMSC公司推出的快速以太网控制器。芯片上集成MAC和PHY，符合IEEE802.3/802.U-100Base-Tx/10Base-T规范。AT91RM9200微处理器通过地址、数据、控制线和片选信号线对LAN91C11进行通信和控制。网络传输硬件连接原理图如图3所示。AT91RM9200发送数据时，首先置发送使能信号ETXEN有效。数据发送端ETX ［1：0］与LAN91C11的TXD ［1：0］引脚相连接。以AT91RM9200的时钟信号EXTCK发送视频数据。数据的接收端ERX［1：0］与LAN91C11的RXD［1：0］引脚相连接，接收视频数据。EMDI0和EMDC分别控制芯片的读写。数据从DMA通道发送。在发送数据时，首先设置好传输控制寄存器和传输传输地址寄存器，从指定的存储区取数据，并且记录发送完的字节数，数据发送完之后，LAN19C11产生中断信号，请求DMA中断，由AT91RM9200处理。