MYiR Zynq FPGA 使用手册

MYiR Zynq 开发板产品使用手册！

例程使用的软件版本是 Vivado Design Suite 2014.4，安装之后会有 4 个软件，Vivado 2014.4，Xilinx SDK 2014.4，System Generator 2014.4 和 Vivado HLS 2014.4。这里只使用 Vivado 2014.4 和 Xilinx SDK 2014.4，以下分别简称 Vivado 和 SDK. ZYNQ 芯片的开发环境与传统的 ARM 芯片开发环境有些区别，毕竟 ZYNQ 是 ARM+FPGA 的架构，这个特性也体现在了开发环境上。我们平常开发新的 ARM 平台时候，一般需要编写或修改引导程序，配置 DDR，查找 Datasheet 配置管脚等一大堆繁琐的工作，面对的是源码，修改的时候需要在源码中来回跳转，查找，很烦人而且容易出错。而在开发 ZYNQ 芯片的时候，我们可以在 Vivado 中用图形界面直接修改，很直观方便。 Vivado 可以构建出一个 PS 的模型，在界面界面下对这个模型进行修改，最后生成对应的 C 文件，可以用这个 C 文件去初始化 PS。FPGA 的开发也是在 Vivado 下进行的，下面会有详细的例子进一步说明。 SDK 是 Xilinx 对 Eclipse 包装过的软件，里边已经集成了 GCC 编译器，用来开发 PS 端的软件，界面跟 Eclipse 差不多，对 Eclipse 熟悉的朋友上手会很快。 ZYNQ 芯片的 FPGA 程序不能固化，每次上电都需要通过 PS 重新下载 FPGA 程序，但是在开发阶段，FPGA 可以通过 JTAG 口单独下载程序调试，关于如何通过 JTAG 下载 FPGA 程序，请参考文档《MYIR-Xilinx-AN-001_使用 JTAG 下载 FPGA 程序》。

第 1 章 HelloWorld 本例子实现从串口打印出“Hello World”，不涉及 FPGA 端的开发，但是 ZYNQ 的 ARM 和 FPGA 开发是很密切，通过 HelloWorld 可以熟悉 FPGA 的开发环境。本例子会详细介绍怎样建立工程，之后的例子只讲解重要的部分，在阅读其他例子的时候如果不熟悉操作，可回头参考本章。

1.1 新建 Vivado 工程打开 Vivado 软件-》 Create New Project，在 Project Name 对话框输入工程名称和工程位置。