基于FPGA的通信系统基带验证平台设计方案解析

1 引言
　　在通信领域尤其是无线通信方面，随着威廉希尔官方网站 不断更新和新标准的发布，设计者需要一个高速通用硬件平台来实现并验证自己的通信系统和相关算法。FPGA（现场可编程门阵列）作为一种大规模可编程逻辑器件，体系结构和逻辑单元灵活、集成度高、适用范围宽，并且设计开发周期短、设计制造成本低、开发工具先进并可实时在线检验，广泛应用于产品的原型设计和产品生产。
　　与传统的DSP（数字信号处理器）或GPP（通用处理器）相比，FPGA在某些信号处理任务中表现出非常强的性能，具有高吞吐率、架构和算法灵活、并行计算、分配存储以及动态配置等优势，因此非常适合用于设计验证高速通信系统的基带处理部分。
　　本文提出一种基于Xilinx公司Virtex-Ⅱ系列300万门级FPGA器件的通信系统基带设计验证平台，适用于高速通信系统基带的原型设计和相关算法的实现，并已成功应用于基于IEEE 802.1la的OFDM基带系统设计。
　　2 系统平台组成和功能
　　通信系统基带设计验证平台主要有以下组成部分：电源部分、FPGA和外围电路、时钟和复位电路以及模数和数模转换电路。平台整体框图见图1。
　　
　　各单元模块的功能如下：
　　电源部分：负责给FPGA和其他电路供电。
　　FPGA和外围电路：主要由两片300万门级的FPGA器件构成，配置电路用于启动后完成对FPGA的自动配置。其他主要外围电路还有存储器（SRAM和SDRAM）及串口通信电路。
　　时钟和复位电路：为FPGA提供系统时钟和复位信号。
　　模数和数模转换电路：主要是1片用于将数字信号转换成interwetten与威廉的赔率体系 信号的ADC，以及l片将模拟信号转换成数字信号的DAC。
　　整个系统平台的工作原理是：两片FPGA分别设计成发射机（图l中的FPGA_TX）和接收机（图l中的FPGA_RX）。测试向量进入发射机后，经过基带编码和调制，通过DAC转换成基带模拟信号。ADC及接收电路接收电缆传输过来的信号，将其转换成数字信号，经接收机解调和解码后还原为原始数据，并与测试向量比较，获得误码率等性能指标。
　　3 功能单元的电路实现
　　3.1 FPGA及其配置电路
　　VirtexⅡ系列FPGA是Xilinx公司推出的针对高性能可编程解决方案的首款平台级FPGA器件。Virtex-Ⅱ系列器件采用先进的O.15 μm/0.12 μmCMOS 8层金属混合工艺设计，内核电压为1.5 V，根据输入输出参考电压的不同设计可支持多种接口标准，内部时钟频率可达420 MHz，被认为是高速低耗的理想设计。
　　Virtex-Ⅱ系列器件特性：
　　（1）内部时钟频率可达420 MHz，输入输出速率可高达840MHz。
　　（2）内嵌18x18专用硬件乘法电路和超前进位逻辑链（Look Ahead Carry）实现高性能的算术处理功能。
　　（3）高性能的内部存储器Select RAM，每个块存储器容量为18 KB。最多提供3 MB的块存储资源以及1.5 MB的分布式存储器资源。
　　（4）多达12个数字时钟管理模块（Digital Clock Manager，DCM）和16个全局时钟多路复用缓冲器，提供了灵活的系统时钟解决方案。
　　（5）Virtex-Ⅱ采用数控阻抗匹配威廉希尔官方网站 （Digital Controlled Impedance，DCI），可减小因阻抗匹配问题而造成的系统不稳定，并减小PCB因终端匹配电阻导致的复杂性。
　　本平台采用两片300万门的Virtex-Ⅱ FPGA器件，型号为XC2V3000C，从兼容性和扩展性考虑，选用FFl152封装，该封装与XC2V4000/6000/8000的FPGA引脚兼容，便于系统升级。
　　Virtex-ⅡFPGA的配置信息存储于SRAM中，掉电后配置信息丢失，上电后需要重新配置下载。Virtex-Ⅱ系列器件配置有5种模式，JTAG/Botmdarv Scan、Master Scrial、Slave Serial、Master SelectMAP、Slave SelectMAP。其中Master SelectMAP和MasterSerial需要使用Xilinx专用的PROM。
　　本设计采用JTAG/Boundary Scan配置模式，主要通过四个专用配置信号线完成所有配置任务。提供两种配置方式，一是在线下载配置，通过下载电缆将FPGA的JTAG口与计算机并口相连，使用软件完成在线下载。另一种是采用SystemACE方案，上电后，通过SystemACE控制器读取CF存储器中的配置文件，通过JTAG配置相连的FPGA器件。
　　SystemACE CompactFlash（CF）使用基于CFACompactFlash标准的存储器，由CompactFlash存储模块和ACE控制器组成。ACE控制器具有内置的控制逻辑，可以通过任何一个ACE控制器接口（CompactFlash接口、CFGJTAG接口、TESTJTAG接口和系统微处理器接口）对目标FPGA链进行配置。其中CompactFlash接口提供对CompactFlash存储卡的支持。单片Virtex-ⅡFPGA所需的配置数据大小为300 Kbit-29.O Mbit，这意味着使用一个Svs-temACE CF方案可以配置超过250片最大容量的Virtex-Ⅱ系列FPGA。设计者可以根据需要灵活地改变ACE Flash的密度。
　　SystemACE配置示意图如图2所示。完成FP-GA设计后，通过软件生成所设计的下载配置文件，通过CF卡读写器将文件置于CF存储卡中。当平台上电后，ACE控制器读取CF卡中的配置文件，通过JTAG链将数据下载到各FPGA，完成自动配置。也可以通过JTAG下载电缆连接TEST JTAG接口，直接对FPGA进行在线配置。