赛灵思Vivado设计套件推出2013.1版本，提供IP 集成器和高层次综合功能

赛灵思公司（Xilinx）今天宣布， 其业界首款可编程SoC级增强型Vivado设计套件的最新版本在生产力方面进行了两大改进。Vivado设计套件2013.1版本新增了一款以IP为中心的设计环境，用以加速系统集成；而其提供的一套完整数据库，则可加速C/C++系统级设计和高层次综合（HLS）。

加速IP创建与集成

为了加速在All Programmable FPGA器件中创建高度集成的、复杂的设计，赛灵思推出了Vivado IP Integrator（IPI）早期试用版本。Vivado IPI可加速RTL、赛灵思IP核、第三方IP核以及C/C++综合的IP核的集成。Vivado IPI采用ARM AXI互联和IP封装的IP-XACT元数据等业界标准，能提供智能、结构组装正确并与赛灵思 All Programmable解决方案协同优化的设计方案。IP Integrator建立在Vivado 设计套件的基础之上，是一款具有器件和平台意识的互动性、图形化和可编写脚本的环境，能支持具有IP意识的自动化AXI互联、单击IP子系统生成、实时DRC、接口变更传播以及强大的调试功能。针对Zynq-7000 All Programmable SoC设计，嵌入式设计团队现在能够更快速地识别、重用并集成软/硬件IP，满足双核ARM处理系统和高性能FPGA架构的要求。

Atomic Rules 公司CTO Shep Siegel指出：“Vivado帮助我们大幅提升了可重配置计算平台与应用的开发生产力。同时，Vivado IPI和7系列器件的完美结合，也帮助我们加速了开发进程。赛灵思在芯片威廉希尔官方网站 和设计流程方面的创新满足了我们最终客户的各种要求， 给我们留下了深刻的印象。”

快速了解Vivado IP集成器， 请观看视频演示： ... o-ip-integrator.htm

加速系统级设计的数据库

为了加速C/C++系统级设计和高层次综合（HLS），赛灵思通过支持业界标准的浮点math.h运算和实时视频处理功能，增强了Vivado HLS库。正在评估Vivado HLS的超过350名活跃用户和1000多家客户，现在就可以立即访问嵌入到OpenCV环境中的视频处理功能，实现运行在双核ARM处理系统上的嵌入式视觉。最终解决方案通过硬件加速能将现有的C/C++算法性能提升100倍之多。同时，Vivado HLS相对于RTL设计输入流程而言，可将系统验证和实现速度提高达100倍。针对Zynq-7000 All Programmable SoC设计，设计团队现在能以更快的速度开发双核ARM处理系统的C/C++代码，同时还能自动加速高性能FPGA架构中计算密集型功能的执行。              

如需了解有关赛灵思Vivado 设计套件如何保持领先一代水平的更多信息，敬请访问以下网址：。

供货情况

欢迎立即在以下网址下载Vivado设计套件2013.1：。如欲早期试用IP 集成器并获得最新Vivado 设计套件对Zynq-7000 All Programmable SoC的支持，敬请联系您所在地的销售团队。欢迎报名参加培训，或观看在线Vivado 设计套件培训，充分发挥基于Vivado 设计套件的目标参考设计作用，大幅提升您的生产力。