高性能多核 DSP+Arm - 1 个 Arm A15 内核、1 个 C66x DSP 内核
| Arm CPU | 1 Arm Cortex-A15 |
| Arm MHz (Max.) | 600, 1000 |
| Co-processor(s) | C66x DSP |
| CPU | 32-bit |
| Display type | 1 LCD |
| Ethernet MAC | 1-Port 1Gb, 4-Port 10/100 PRU EMAC |
| PCIe | 1 PCIe Gen 2 |
| Hardware accelerators | PRU-ICSS, Security Accelerator |
| Features | Networking |
| Operating system | Linux, RTOS |
| Security | Cryptography, Memory protection, Secure boot |
| Rating | Catalog |
| Operating temperature range (C) | -40 to 105, -40 to 125, 0 to 90 |
- 处理器内核：
- Arm? Cortex?-A15 微处理器单元 (Arm A15) 子系统，频率高达 1000MHz
- 支持完全实现 Armv7-A 架构指令集
- 集成式 SIMDv2（Arm? Neon?威廉希尔官方网站 ）和 VFPv4（矢量浮点）
- 32KB 的 L1 程序存储器
- 32KB 的 L1 数据存储器
- 512KB 的 L2 存储器
- 用于 L1 数据存储器的错误修正码 (ECC) 保护、用于 L2 存储器的 ECC
- 用于 L1 程序存储器的奇偶校验保护
- 全局时基计数器 (GTC)
- 用于为 Arm A15 内部计时器提供时基的 64 位自由运行计数器
- 符合用于通用计时器的 Armv7 MPCore 架构
- 频率高达 1000MHz 的 C66x 定点和浮点 VLIW DSP 子系统
- 目标代码与 C67x+ 和 C64x+ 内核完全兼容
- 32KB 的 L1 程序存储器
- 32KB 的 L1 数据存储器
- 1024KB 的 L2，可配置为 L2 RAM 或缓存
- 用于 L1 程序存储器的错误检测
- 用于 L1 数据存储器的 ECC
- 用于 L2 数据存储器的 ECC
- 工业子系统：
- 多达两个可编程实时单元和工业通信子系统 (PRU-ICSS)，每个子系统支持：
- 两个具有增强型乘法器和累加器的可编程实时单元 (PRU)，每个 PRU 支持：
- 16KB 的程序存储器（具有 ECC 功能）
- 8KB 的数据存储器（具有 ECC 功能）
- CRC32 和 CRC16 硬件加速器
- 20 个 增强型 GPIO
- 串行捕捉单元 (SCU)，支持直接连接、16 位并行捕捉、28 位移位、MII_RT、EnDat 2.2 协议和 Σ-Δ 解调
- 便笺本和 XFR 直接连接
- 64KB 的通用存储器（具有 ECC 功能）
- 一个具有两个 MII 端口的以太网 MII_RT 模块，可配置为与每个 PRU 连接；支持多种工业通信协议
- 用于管理和生成工业以太网功能的工业以太网外设 (IEP)
- 内置的通用异步接收器和发送器 (UART) 16550，具有专用的 192MHz 时钟，支持 12Mbps 的速率 PROFIBUS?
- 内置的工业以太网 64 位计时器
- 内置的增强型捕捉模块 (eCAP)
- 两个具有增强型乘法器和累加器的可编程实时单元 (PRU)，每个 PRU 支持：
- 存储器子系统：
- 多核共享存储器控制器 (MSMC)，具有 1024KB 的共享 L2 RAM
- 提供与内部共享 SRAM 和 DDR EMIF 的高性能互连，以实现 Arm A15 和 C66x 访问
- 支持 Arm I/O 一致性，其中 Arm A15 与访问 MSMC-SRAM 或 DDR EMIF 的其他系统器件保持缓存一致
- 支持 SRAM 上的 ECC
- 高达 36 位 DDR 外部存储器接口 (EMIF)
- 支持高达 1066MT/s 速率的 DDR3L
- 支持 4GB 存储器地址范围
- 支持 32 位 SDRAM 数据总线（具有 4 位 ECC 功能）
- 支持 16 位和 32 位 SDRAM 数据总线（不具有 ECC 功能）
- 通用存储器控制器 (GPMC)
- 灵活的 8 位和 16 位异步存储器接口，具有多达四个片选
- 支持 NOR、Muxed-NOR、SRAM
- 支持具有以下模式的通用存储器端口扩展：
- 异步读取和写入访问
- 异步读取页面访问（4、8、16 字）
- 同步读取和写入访问
- 不具有折返功能的同步读取脉冲访问（4、8、16 字）
- 网络子系统 (NSS)：
- 以太网 MAC 子系统 (EMAC)
- 单端口千兆位以太网：RMII、MII、RGMII
- 支持 10、100、1000Mbps 全双工
- 支持 10、100Mbps 半双工
- 支持以太网音频视频桥接 (eAVB)
- 最大帧大小 2016 字节（采用 VLAN 时为 2020 字节）
- 8 个优先级 QOS 支持 (802.1p)
- IEEE 1588v2（2008 附件 D、附件 E 和
附件 F），有助于实现音频视频桥接 802.1AS 精密时间协议 - 具有时间戳支持的 CPTS 模块，适用于 IEEE 1588v2
- DSCP 优先级映射（IPv4 和 IPv6）
- 用于 PHY 管理的 MDIO 模块
- 增强型统计信息收集
- Navigator 子系统 (NAVSS)
- 内置的数据包 DMA 控制器，用于实现优化的网络处理
- 内置的队列管理器，用于实现优化的网络处理
- 支持多达 128 个队列
- 内部队列 RAM 中支持 2048 个缓冲区
- 加密引擎 (SA) 支持：
- 用于 AES、DES、3DES、SHA1、MD5、SHA2-224 和 SHA2-256 运算的加密函数库
- 通过硬件内核支持的块数据加密
- 具有 128、192 和 256 位密钥支持的 AES
- 具有 1、2 或 3 个不同密钥支持的 DES 和 3DES
- 可编程模式控制引擎 (MCE)
- 椭圆曲线加密公钥加速器 (PKA)
- 基于椭圆曲线迪菲-赫尔曼 (ECDH) 的密钥交换和数字签名 (ECDSA) 应用
- 针对 SHA1、MD5、SHA2-224 和 SHA2-256 的验证
- 通过硬件内核进行的带密钥的 HMAC 运算
- 真随机数发生器 (TRNG)
- 显示子系统：
- 支持一个具有回路中调节功能和颜色空间的视频管线
- 转换和背景颜色叠加
- 输入数据格式：BITMAP、RGB16、RGB24、RGB32、ARGB16、ARGB32、YUV420、YUV422 和 RGB565-A8
- 支持的显示接口：
- MIPI?DPI 2.0 并行接口
- 高达 QVGA (30fps) 的 RFBI (MIPI-DBI 2.0)
- BT.656 4:2:2
- 高达 1920 × 1080 (30fps) 的 BT.1120 4:2:2
- 回路中调节功能
- LCD 显示接口支持：
- 有源矩阵 (TFT)
- 无源矩阵 (STN)
- 灰度
- TDM
- 交流偏置控制
- 抖动
- CPR
- 异步音频采样率转换器 (ASRC)
- 具有 140dB 信噪比 (SNR) 的高性能异步采样率转换器
- 多达 8 个视频流（16 个音频通道）
- 自动感应/检测输入采样频率
- 采样时钟抖动衰减
- 16、18、20、24 位数据输入/输出
- 8kHz 至 216kHz 的音频采样率
- 16:1 至 1:16 的输入/输出采样比
- 主模式，其中多个 ASRC 块针对输入或输出使用相同的计时回路
- 线性相位 FIR 滤波器
- 可控软静音
- 每个输入和输出时钟区具有独立的时钟发生器以及速率和时间戳发生器
- 每个通道和组具有单独的输入和输出 DMA 事件
- 高速串行接口：
- 具有集成 PHY 的 PCI Express ?2.0 端口：
- 与第 2 代兼容的单通道端口
- 根复合体 (RC) 和端点 (EP) 模式
- 多达 2 个具有集成 PHY 的 USB 2.0 高速双角色端口，支持：
- 双角色器件 (DRD) 功能，使用：
- USB 2.0 外设（或器件），具有
HS (480Mbps) 和 FS (12Mbps) 的速度 - USB 2.0 主机，具有 HS (480Mbps)、
FS (12Mbps) 和 LS (1.5Mbps) 的速度 - USB 2.0 静态外设和静态主机操作
- USB 2.0 外设（或器件），具有
- 具有以下 特性的 xHCI 控制器：
- 主机模式下与 xHCI 规范（版本 1.1）兼容
- 所有传输模式（控制、批量、中断和等时）
- 15 个发送 (TX) 端点、15 个接收 (RX) 端点 (EP) 以及 1 个双向 EP0 端点
- 双角色器件 (DRD) 功能，使用：
- 闪存媒体接口：
- QSPI?具有 XIP 以及多达四个片选，支持：
- 用于执行闪存数据传输和执行闪存 (XIP) 中的代码的存储器映射直接操作模式
- 支持高达 96MHz 的频率
- 具有 ECC 功能的内部 SRAM 缓冲区
- 高速读取数据采集机制
- 2 个多媒体卡 (MMC) 和安全数字 (SD) 端口
- 支持符合 SDA3.00 标准的 JEDEC JESD84 v4.5-A441 和 SD3.0 物理层
- MMC0 支持 3.3V I/O，用于：
- SD DS 和 HS 模式
- eMMC 模式 HS-SDR
（频率高达 48MHz）
- MMC1 支持 eMMC 的 1.8V I/O 模式，包括 HS-SDR 和 DDR（频率高达 48MHz，具有 4 位和 8 位总线宽度）
- 音频外设：
- 三个多通道音频串行端口 (McASP) 外设
- 高达 50MHz 的发送和接收时钟
- 每个 McASP 具有两个独立的时钟区和独立的发送和接收时钟
- 分别为 McASP0、McASP1 和 McASP2 提供多达 16、10、6 个串行数据引脚
- 支持 TDM、I2S 和类似的格式
- 支持 DIT 模式
- 用于优化的系统通信流量的内置 FIFO 缓冲区
- 多通道缓冲串行端口 (McBSP)
- 高达 50MHz 的发送和接收时钟
- 2 个时钟区和 2 个串行数据引脚
- 支持 TDM、I2S 和类似的格式
- 汽车外设：
- 两个控制器局域网 (CAN) 端口
- 支持 CAN v2.0 A、B 部分 (ISO 11898-1) 协议
- 高达 1Mbps 的比特率
- 双时钟源
- 针对消息 RAM 的 ECC 保护
- 一条媒体本地总线 (MLB)
- 支持 3 引脚（高达 MOST50，1024 × Fs）和 6 引脚（高达 MOST150，2048 × Fs）版本的 MediaLB?物理层规范 v4.2
- 支持在 64 个逻辑通道上进行所有类型的数据传输（同步流、等时、异步数据包、控制消息）
- 支持三线制 MOST 150 协议
- 实时控制接口：
- 6 个增强型高分辨率脉宽调制 (eHRPWM) 模块，每个计数器支持：
- 可进行周期和频率控制的专用 16 位时基
- 2 个具有单边操作模式的独立 PWM 输出
- 2 个具有双边对称操作模式的独立 PWM 输出
- 1 个具有双边非对称操作模式的独立 PWM 输出
- 2 个 32 位增强型捕捉模块 (eCAP)：
- 支持 1 个捕捉输入或 1 个辅助 PWM 输出配置选项
- 4 事件时间戳寄存器（每个 32 位）
- 4 个事件中的任何一个上具有中断
- 3 个 32 位增强型正交脉冲编码器模块 (eQEP)，每个模块支持：
- 正交解码
- 用于位置测量的位置计数器和控制单元
- 用于速度和频率测量的单位时基
- 通用连接：
- 3 个内部集成电路 (I2C) 端口，每个端口支持：
- 标准（高达 100kHz）和
快速（高达 400kHz）模式 - 7 位寻址模式
- 支持高达 4Mb 的 EEPROM 大小
- 标准（高达 100kHz）和
- 4 个串行外设接口 (SPI)，每个接口支持：
- 主模式下的运行频率高达 50MHz，从模式下的运行频率高达 25MHz
- 2 个片选
- 3 个 UART 接口
- 所有 UART 都与 16C750 兼容并以高达 3M 的波特率运行
- UART0 支持 8 个具有完全调制解调器控制功能的引脚，支持 DSR、DTR、DCD 和 RI 信号
- UART1 和 UART2 是 4 引脚接口
- 通用 I/O (GPIO)
- 与其他接口多路复用多达 212 个 GPIO
- 可配置为中断引脚
- 计时器和其他模块：
- 7 个 64 位计时器：
- 2 个专用于 Arm A15 和 DSP 内核的 64 位计时器（每个内核 1 个计时器）
- 看门狗和通用 (GP)
- 4 个 64 位计时器共用于一般用途
- 每个 64 位计时器可配置为 2 个独立的 32 位计时器
- 1 个专用于 PMMC 的 64 位计时器
- 2 个计时器输入/输出引脚对
- 2 个专用于 Arm A15 和 DSP 内核的 64 位计时器（每个内核 1 个计时器）
- 处理器间通信：
- 消息管理器可促进对 PMMC 的多处理器访问：
- 提供硬件加速，以将消息推入逻辑队列/从逻辑队列弹出消息
- 支持多达 64 个队列和 128 个消息
- 具有多达 64 个独立信号量和 16 个主器件（器件内核）的信号量模块
- 消息管理器可促进对 PMMC 的多处理器访问：
- 具有 128 (2 × 64) 个通道和
1024 (2 × 512) 个 PaRAM 条目的 EDMA - Keystone II 片上系统 (SoC) 架构：
- 安全性
- 支持通用 (GP) 和高安全性 (HS) 器件
- 支持安全引导
- 支持客户辅助密钥
- 用于客户密钥的 4KB 一次性可编程 (OTP) ROM
- 电源管理
- 集成式电源管理微控制器 (PMMC) 威廉希尔官方网站
- 支持通过 UART、I2C、SPI、GPMC、SD 或 eMMC、USB 器件固件升级 v1.1、 PCIe?和以太网接口进行主引导
- 具有集成式 Arm CoreSight?支持和跟踪功能的 Keystone II 调试架构
- 工作温度 (TJ)：
- –40°C 至 125°C（汽车）
- –40°C 至 105°C（扩展）
- 0°C 至 90°C（商用）
66AK2G1x 是基于 TI 经实践检验的 Keystone II (KS2) 架构的异构多核片上系统 (SoC) 器件系列。这些器件 适用于 需要 DSP 和 Arm 性能的应用，集成了高速外设和存储器接口、针对网络和加密功能的硬件加速以及高级操作系统 (HLOS) 支持。
66AK2G1x 与基于 KS2 的现有 SoC 器件类似，使 DSP 和 Arm 内核能够控制系统中的所有存储器和外设。此架构有助于最大限度地提高软件灵活性，可以实现以 DSP 或 Arm 为中心的系统设计。
66AK2G1x 通过在处理器内核、共享存储器、模块中的嵌入式存储器和外部存储器接口中广泛实现错误修正码 (ECC)，显著提高了器件的可靠性。完整的软错误率 (SER) 和通电时间 (POH) 分析显示，指定的 66AK2G1x 器件满足各种工业和汽车要求。
66AK2G1x 开发平台附带新的处理器 SDK，该开发平台使主线开源 Linux、CCS 6.x、各种独立于操作系统的器件驱动程序以及支持在各个处理器内核上进行无缝任务管理的 TI-RTOS 实现了前所未有的易用性。此外，该器件还 采用 包含 TI 和 Arm 最新创新成果（例如系统跟踪和 Arm CoreSight 组件的无缝集成）的先进调试和跟踪威廉希尔官方网站 。
还可以实现引导，以实现防克隆和非法软件更新保护。有关安全引导的更多信息，请与 TI 销售代表联系。
