系统硬件设计 - 基于高速A/D转换器的视频数据采集系统

　　2 系统硬件设计

　　视频采集系统一场图像时间内的采集数据量决定了成像质量，也就是常说的分辨率或者叫像素。按照我国PAL制式的信号特点，每秒扫描25帧图像，每一帧图像又分奇偶两场，那么，一场图像的扫描时间就是20 ms。目前市场上的摄像头，不管是CCD或是CMOS成像的，纵向分辨率基本都在400线的以上。因此推得单行视频信号的持续时间小于20 ms／400=50μs左右。那么，如何在50μs内对视频信号进行快速地A／D转换，得到更多的灰度值数据，以提高横向分辨率就成为视频采集系统设计的关键问题。

　　2．1 高速A／D转换器

　　TLC5510是美国TI公司生产CMOS，8位高阻抗并行的模数转换器件（ADC）。它采用+5 V单电源工作，能提供的最大采样率为20 MSPS。TLC-551O的满输入量程是2 V，TLC551OA的满输入量程是4 V。TLC5510采用了半闪速结构及CMOS工艺，所以大大减少了器件中比较器的数量，并在高速转换的同时能够保持较低的功耗。在推荐的工作条件下，TLC5510的功耗仅为130 mW。

　　TLC5510模数转换器内含时钟发生器、内部基准电压分压器、1套高4位采样比较器、编码器、锁存器、2套低4位采样比较器、编码器和1个低4位锁存器等电路。TLC5510的外部时钟信号CLK通过其内部的时钟发生器可产生3路内部时钟，以驱动3组采样比较器。基准电压分压器则可用来为这3组比较器提供基准电压。输出A／D信号的高4位由高4位编码器直接提供，而低4位的采样数据则由2个低4位的编码器交替提供。 TLC551O的工作时序如图2所示。时钟信号CLK在每一个下降沿采集模拟输入信号。第N次采集的数据经过2．5个时钟周期的延迟后送到内部数据总线上。此时如果输出使能端OE有效，则数据可送至8位数据总线上。

　　
图二

　　TLC5510不仅具有高速的A／D转换功能，还带有内部采样和保持电路，从而大大简化了外围电路的设计。只需要使用内部基准电阻和VDDA构成基准分压器即可实现2V的满量程转换范围。因为正常的复合视频信号最大电压值不超过2V，所以在本系统设计过程中，将TLC5510的REF-BS端短接至REFB端，REFTS端短接至REFT端，从而获得2V基准电压。视屏信号从ANALOGIN引脚输入，同时采用4MHz的有源晶振提供时钟信号。通过计算可知，该芯片在单行视频信号扫描时间内可进行200次的A／D转换，对于简单图像算法而言，横向分辨率已完全能够满足要求。如果提高TLC5510工作时钟频率，可以继续提高横向分辨率。若使TLC5510工作在极限情况下（20 MHz的采样率），横向分辨率可达到约800个点，也就是30万像素以上。上电以后，由于将TLC5510的OE引脚接到GND，芯片始终处于低有效状态，所以A／D转换将持续工作。8位数据输出直接接到下一级FIFO存储器的输入，由处理器决定存储器是否将A／D转换数据写入。

　　具体的应用电路如图3所示。需要注意的是，因为TLC5510的AGND引脚和DGND引脚在内部没有连接，所以在外部需要连接。建议采用电感或磁珠连接，用以去除模拟地对数字信号的噪声。同时，在VDDA与AGND，VDDD与DGND引脚之间，应分别使用0．1 μF的电容去耦，建议使用陶瓷电容，并配以10 μF以上的钽电容储能。

　　
图三

　　2．2 FIFO存储器

　　uPD42280是一种2 Mbit的双口FIFO（先入先出）存储器。在本系统中作为A／D转换数据的缓存，容量大且性价比较高，能满足一帧图像数据约25万个像素点存储的要求。A／D转换数据按照一定的时钟节拍顺序写入或读出，它的读写时钟速率最高可达33 MHz。uPD42280本身的数据是8 bit并行输入输出，通过控制它的WE引脚、WRST引脚、RE引脚和RRST引脚的电平高低，实现数据的写入和读取。图4为uPD42280的读、写周期时序。

　　
图四

　　在写控制周期，WE若处于低有效状态（WRST此时为高电平），数据在下一周期上升沿到来前写入存储器地址中；WE若处于高禁能状态。写入暂停，写地址指针保持。在WE处于低有效状态时。若WRST处于低电平，则写地址指针将从当前地址回到地址0，WRST回复高电平后，数据也将从地址0开始写入。在读控制周期，RE若处于低有效状态（RRST此时为高电平），数据在下一周期上升沿到时被读取；RE若处于高禁能状态，读取暂停，读地址指针保持。在RE处于低有效状态时，若RRST处于低电平，则读地址指针将从当前地址回到地址0，RRST回复高电平后，数据也将从地址0开始读取。

　　在本系统中，uPD42280的读写时钟与TLC5510的工作时钟使用同一信号源（4 MHz），既保证了FIFO的写操作与A／D转换操作的同步，避免出现数据漏接或混接现象，又可以使数据读取时，读取速率仅由处理器IO口的读取时间决定。通过处理器IO口控制读、写使能信号，读、写地址复位信号，可完成一帧图像数据的读写和更新。在处理器的总线频率为32 MHz时，单行视屏信号扫描时间内（约50 us），IO口最终可读入约190个有效像素的灰度值。去除行消隐区和图像中心对正需要省略的点，本系统每行视频信号可采集到的有效像素点为160个。

　　需要注意的是，uPD42280本身外围电路很简单，只需要在电源与地之间加1个去耦电容即可。但是由于FIFO存储器有别于RAM，是不能进行内部寻址操作的，只能是简单的地址复位。所以在软件控制时一定要注意逻辑，严格按照读写时序去控制4个引脚，才能保证一场图像的完整写入和读取。

　　本系统创新之处在于将高速A／D转换器TLC5510与FIFO存储器uPD42280联合使用，实现视频信号的转换和数据存储。这样做使得整个前端的转换和存储完全由几个IO口控制，对单片机本身的性能要求低、资源要求少，仅仅用到了单片机的两路中断和多路普通IO口。这样的设计使得本系统移植性很强，可用于多种单片机或DSP。并且这两款核心器件都是8 bit并行数据输入输出，速度很快，可以实现视频数据的高速传输。