基于FPGA的PCM30/32路系统信号同步数字复接设计

　　本文以我国广泛应用的PCM30/32基群数字信号为例，介绍这种基于FPGA流程设计的同步数字信号复接和分解方案，使用EDA仿真设计工具QuartusⅡ和Verilog HDL硬件描述语言对数据复接和分解的关键步骤进行功能仿真和验证。

　　1 PCM30/32路系统帧结构介绍

　　时分复用的基本原理是将时间段分割成若干路时隙，每一路信号分配一个时隙，帧同步码和其他业务信号、信令信号再分配一个或两个时隙，这种按时隙分配的重复性比特即为帧结构。在PCM30/32路基群设备中是以帧结构为单位，将各种信息规律性地相互交插汇成2 048 Kb/s的高速码流。PCM30/32路系统的整个系统共分为32个路时隙，其中30个路时隙分别用来传送30路话音信号，一个路时隙用来传送帧同步码，另一个路时隙用来传送信令码。

　　PCM30/32路系统中一个复帧(1复帧时间为2 ms)包含16帧，编号分别为F0帧，F1帧，F2帧，…，F15帧，每帧(每一帧的时间为125μs)又包含有32个路时隙，其编号为TS0，TS1，TS2，…，TS31，每一路时隙时间为3.9μs，包含有8个位时隙，其编号分别为D1，D2，…，D8，每个位时隙的时间为0.488μs。其中TS1～TS15及TS17～TS31共30个时隙用于传送第1～30路的信息信号。偶帧的TS0时隙传送帧同步码，其码型为{×0011011};奇帧TS0时隙用于传送帧失步对告和监视告警码等，码型为{×1A1SSSSS}。TS16时隙用于传送复帧同步信号、复帧失步对告及各路的信令(挂机、拨号、占用等)信号，当TS16用于传随信令时，它的安排是子帧F0的TS16时隙用于传复帧失步对告码及复帧同步码，F1子帧的TS16时隙传送第1路和第16路的信令信号，F2子帧的TS16时隙传送第2路和第17路信令信号，依次类推，每一子帧内的TS16时隙只能传送2路信令信号码，这样30路的信令信号传送一遍需要15个子帧的TS16时隙，每个话路信令信号码的重复周期为1个复帧周期。综上所述并结合抽样理论，每帧频率应为8 000 f/s，帧周期为125μs，所以PCM30/32路系统基群信号总数码率为：

　　2 同步数字复接威廉希尔官方网站 原理

　　2.1 数字复接系统简介

　　数字复接系统包括发送端和接收端两部分，通常称为复接器(Digital Multiplexer)和分接器(Digital Demultiplexer)。数字复接器由定时单元和复接单元所组成，是把2个或多个低速的支路数字信号按照时分复用方式合并成为一路高速的数字信号的设备;数字分接器是由同步、定时和分接单元所组成，是把合路数字信号分解还原为原来的支路数字信号的设备。定时单元给设备提供统一的基准时间信号;同步单元可以从接收到的复用信码中提取与发送单元相位一致的同步时钟信号以及帧同步信号，从而真正实现数字复接系统的同步特性。在实际信号传输中，发送端把低速数字信号合并为高速信号的同时，常插入巴克码用作帧同步码，以便于解复用识别定位;在接收端，帧同步码能否被准确识别直接决定了能否正确地分接还原出各个支路信号。系统总体结构简图如图1所示。