基于RISC-V的高性能计算芯片能否成为主流？

RISC-V 内核开始出现在异构 SoC 和封装中，从一次性独立设计转向主流应用，在主流应用中它们被用于从加速器和额外处理内核到安全应用的一切事物。

这些变化微妙但意义重大。他们指出，越来越多的人接受基于开源指令集架构的芯片或小芯片可以与 Arm、Synopsys (ARC) 和 Cadence (Tensilica Xtensa) 等经过硅验证的内核相结合，以创建相对便宜的和灵活的定制选项。虽然 RISC-V 尚未在独立应用程序中取得进展，但 Ventana Micro Systems 等公司正在试水基于 RISC-V 的高性能计算芯片，用于数据中心。

RISC-V 不太可能很快取代现有的芯片架构，但随着它从单片、单一供应商 SoC 转向异构、多芯片先进封装，它肯定会引起硬件设计界的极大关注。根据 Semico Research 最近的一份报告，到 2027 年，RISC-V IP 预计将以 34.9% 的复合年增长率增长，而半导体 IP 的增长率为 9%。

根据 RISC-V International 的数据，还有 70 个国家的 3,180 多个 RISC-V 成员，包括 94 家芯片公司和 4 家系统公司。随着政府机构要求削减开发成本和时间的压力越来越大，这个市场显然值得关注。

“这看起来又很像 ASIC 模型，”瑞萨电子执行副总裁 Sailesh Chittipeddi 说。“但它不再是 CPU 为每个工作负载执行 X、Y 和 Z 功能，而没有与之相关的开销。相反，所有这些公司都更加垂直化，以推动他们需要的解决方案，无论是人工智能还是系统级的其他一些东西。这就是为什么我们看到越来越多的 CAD 公司越来越多地涉足系统级支持和系统级设计。现在您可以更深入地进入每个领域。更广泛地说，我们发现行业正在发生系统性变化，并转向提供解决方案。”

RISC-V 正在成为这些异构解决方案中不可或缺的组成部分，它之所以受到关注主要有两个原因。首先，开源的 ISA 允许它相对简单地定制，尽管对于关键应用它仍然需要使用商业 EDA 工具进行验证和测试。其次，一旦设计完成就无需支付版税，因此对于拥有经验丰富的处理器工程师的设计团队而言，RISC-V 内核可用于创建客户或特定应用的设计而无需支付版税。

简而言之，虽然只有一个标准 ISA，但有许多可能的实现。“这类似于以太网，”RISC-V 基金会首席执行官 Calista Redmond 说。“有一个标准，但不仅仅是一个供应商。不同之处在于 RISC-V 采用模块化方法。有 47 条指令的基本集，您可以添加针对不同工作负载所需的任何扩展。还有一个广泛的路线图，其中包含 81 个不同工作组的不同部分，这些部分将得到批准和验证，以满足安全和安全标准。

不过，重点是经验丰富的工程技能。例如，与 Arm 内核不同，集成 RISC-V 并不简单。任何 RISC-V 实现都需要在用例、最终应用程序、物理邻近范围内的其他组件以及这些组件如何影响其他组件的上下文中进行全面表征。连接性以及该连接性对其他组件的潜在影响需要在所有已知或预期条件下得到充分理解和充分表征。

“在任何给定的时刻，你都可以为你现在正在开发的芯片尽可能地解决它，” Synopsys研究员 Rob Aitken 说。“下一次，你将拥有新的 CPU 和更新的外部世界带宽，并且可能在每个人都开始采用 UCIe 的情况下。但是您仍然必须返回到您的整体芯片或系统架构，并确定您想要完成的是什么。你有某种计算系统，某处有内存，还有不同种类的 GPU 或加速器。然后是如何让 PowerPoint 中所有这些彩色方框相互通信的问题，因为在某些时候，当你实际将它们连接在一起时，你可能会发现这个巨大的瓶颈，你必须想办法解决这个问题。”

走向异构

这是异构设计的挑战，因为并非 SoC 中的所有模块或高级封装中的芯片/小芯片都是由同一个工程团队开发的。在许多情况下，它们甚至不是在同一个国家开发的。从集成的角度来看，组件越多，这一切就变得越复杂。

Imperas Software总裁兼首席执行官 Simon Davidmann 表示：“转向 RISC-V 的其中一个让人们感到惊讶的事情是创新的自由。” “我们有客户在网络上花费大量时间来节省芯片。这完全是关于芯片如何相互通信，网络是什么样子，通信是什么样子的。他们必须验证和验证所有这些，不仅要从功能的角度，还要从性能的角度。我们都在同一个核心上，但不同的是互连和事物的沟通方式。RISC-V 使您能够购买一个内核，对其进行配置，放下一千个或一百个内核，添加矢量引擎，然后通过您拥有的网络和上面的软件让自己脱颖而出。”

其他人同意。“在 MCU 领域，所有这些公司都在开展专有课程，在那里您拥有可以提供给客户的硬件和软件——完整的解决方案，”Renesas 的 Chittipeddi 说。“然后出现了 Arm，它创造了一个我们拥有灵活软件包和 Arm 内核的环境。现在有 RISC-V。我们比其他公司稍早抓住了这股浪潮，所以当人们在做测试芯片时，我们推出了针对电机控制应用优化的产品。今年我们为语音应用程序优化了 RISC-V。我们也可以将该概念扩展到其他领域。MCU 端和 MPU 端发生的转变意义重大，RISC-V 帮助我们的汽车业务迅速效仿。”

但是，在 RISC-V 的优势越来越明显的同时，潜在的问题也越来越明显。Davidmann 表示，质量和验证对于 RISC-V 社区来说是巨大的挑战，他们通常无法承受与一些较大的处理器公司相同数量的验证周期。他说：“我们必须共同努力并协作构建应用程序生态系统，因为内核的质量将成为未来的一大挑战。”

安全

安全性是生态系统中的增长领域之一，既用于开发工具和加密核心，也用于芯片本身的安全性。

Codasip首席营销官 Rupert Baines认为，包含 RISC-V 的芯片在安全性方面具有明显优势，部分原因是它基于开源代码。“人们更加强调'阳光是最好的消毒剂'，因此更加强调观察、检查和观察事物，”他说。最终，安全性取决于架构的实现方式。“有些系统会非常糟糕，有些系统会非常非常好。”

Codasip 最近收购了Cerberus Security Labs。Baines 表示，Codasip 正在将 Cerberus 的 IP 集成到 Codasip 产品中，以便客户可以快速创建安全的 RISC-V 处理器设计。

RISC-V 还可以作为安全解决方案的可定制核心。例如，Rambus 几年前为政府和军事应用开发了一种可编程的信任根防篡改内核，其中包括 AES、RSA 和 ECC 加密加速器内核以及一个真正的随机数生成器。

Riscure同样开发了专门的interwetten与威廉的赔率体系 器来模拟使用 RISC-V 的安全属性。

Riscure 董事总经理 Maarten Bron 表示：“它展示了芯片中硬件与软件对抗措施的功效，以及硬件对抗措施实际上如何将软件对抗措施的有效性提高 10 倍。”

后续步骤

RISC-V 显而易见的是，整个生态系统正在快速发展。EDA 供应商竞相围绕 RISC-V 定位他们的工具。

例证：Siemens EDA 推出了基于 RISC-V 工作组标准的调试工具，该标准目前处于第二次修订中。“很多设计不仅仅是 RISC-V，”西门子 EDA的 Tessent 产品经理 Peter Shields 说. “理解复杂系统中的程序行为是一项巨大的挑战。停止内核来调试软件通常是非常不切实际的。在实时系统的上下文中尤其如此，当核心停止时，系统的性质不会等待。因此，需要的是一种全速观察程序行为的非侵入式方法。这使您能够准确地查看软件在系统中的执行方式以及它如何响应实时事件。处理器跟踪为您提供了在不停止内核的情况下绝对捕获已执行指令序列的能力。”

其他挑战与 RISC-V 关系不大，而与使用较小节点的现实情况有关。“当我们转向更小的节点时，会出现所有这些扩展问题和挑战，”戴维曼说。“这是构建这些东西并将其放在设备上的物理机制。我们刚刚开始在 SoC 级别与其他一些公司合作，如果我们达到系统级别，那将是一个漫长而缓慢的过程。”

进军数据中心和汽车应用将为提高 RISC-V 设计的可靠性带来更大的压力。意大利博洛尼亚大学和摩德纳大学以及苏黎世联邦理工学院的研究人员开发了一种基于 RISC-V 的开源 SoC，能够以超低功耗运行 Linux。西班牙巴塞罗那超级计算中心的研究人员最近也推出了一款集成了RISC-V矢量扩展的矢量处理加速引擎。

这些项目相对于现有处理器的表现如何还有待观察，但此举说明了 RISC-V 生态系统的增长和雄心。

结论

尽管 RISC-V 不太可能很快取代现有的芯片架构，但 RISC-V 内核在异构 SoC 和封装中的增长表明这种开源指令集架构正变得越来越主流。RISC-V 的优势包括定制和再定制的能力，以及设计完成后无需支付版税的事实。此外，由于大量公司和工程师在开源代码上进行合作，它可以提供安全优势。

同时，RISC-V集成并不简单，需要更多的应用来管理核心质量和验证。随着这个快速发展的生态系统的成熟，它肯定会展现出新的优势和挑战。

编辑：黄飞