恩智浦MCU解读 MCX A系列微处理器之时钟架构

全新的MCX A系列融合了恩智浦通用MCU的特点，适用更为广泛的通用应用，实现了低成本，低功耗，高安全性和高可靠性。

今天，大家一起来了解一下MCX A最新产品的时钟架构：

MCXA153是MCX A系列的第一款产品，已于2024年1月份上市，为低成本入门MCU应用提供了丰富的功能和特性。后续MCX A系列还会继续推出新产品，为客户提供持续的硬件和软件的可扩展升级路径。

MCXA153的时钟架构

这个是精简的时钟架构框图，整体上时钟架构可分为两大部分，一部分电路是控制整个时钟的来源，另外一部分电路是控制时钟的分配。

对于时钟源控制电路，MCXA主要有SCG（System Clock Generator）和VBAT模块:

SCG模块主要提供FRO192M （FreeRunning Oscillator 192MHz）, FRO12M, 和SOSC （System Oscillator），也就是8M-50MHz的外部晶振输入。SCG模块还实现了Clock Mux，主要用于选择哪些时钟源可以作为系统时钟，即CPU_CLK，SYSTEM_CLK和SLOW_CLK。另外所有FRO192M，FRO12M，SOSC都可以从SCG模块，直接送到外设中

VBAT模块主要是提供FRO16K，作为低功耗时钟源，用于低功耗应用场景

值得注意的是，FRO12M在SCG模块内部，还有一个独立的分频器，把12MHz分出1MHz的时钟（clk_1m）。另外FRO192M,除了直接送出192MHz时钟，它还同时提供一个48MHz的时钟（clk_48m）。对于FRO16K来说，它可以作为整个系统和各个外设模块的时钟源。

对于时钟分配，MCXA主要是通过MRCC（Module Reset Clock Control）模块来控制。在MRCC模块中，可以控制CPU时钟的分频，因为FRO192M最高可提供192MHz时钟源，需要分频到96MHz作为系统时钟，另外SLOW_CLK是CPU_CLK的固定4分频，即始终是CPU_CLK的四分之一。MRCC模块中还设计了fro_hf分频器，可以将fro_hf进一步分频，产生fro_hf_div时钟。因为fro_hf最高可以到192MHz，但并不是所有外设都需要这么高频率的时钟源，这里的fro_hf分频器就可以帮忙用户优化整个系统的功耗，对于不需要那么高频率时钟源的外设，可以使用分频后的fro_hf_div时钟，进一步降低系统的功耗。

总体来看，MCXA给外设提供了各种时钟源，包括了fro_hf_div, fro_hf,fro_12m, clk_1m, clk_in, clk_48m, 送给外设的clock mux。这些clock mux会选择合适的时钟源，送给相应的外设。在Clock Mux和外设之间，还会有一个分频器，将时钟源分频到用户需要的频率。

总结一下MCXA的时钟源，首先是FRO192M，最高频率是192MHz，用户是可以通过配置产生192M，96M，64M和48MHz时钟源。对于FRO12M，默认输出是12MHz，用户可以分频到1MHz。SOSC system oscillator，支持8M到50MHz的外部晶振输入。FRO16K提供16.384KHz的时钟。

整体看来，MCXA的时钟系统架构跟MCXN比较相似，主要区别是MCXA使用MRCC来控制clock mux的选择以及分频，MRCC是SYSCON的子模块。另外MCXA153不支持PLL来倍频时钟。更具体的时钟配置细节，敬请参考芯片的用户手册。

今天给大家介绍了MCX A153的时钟架构，请关注后续更多特性介绍，帮助大家对MCX A系列有个快速而全面的了解!