串并联谐振半桥变换器电路参数 - LLC型串并联谐振半桥变换器（l6599变压器设计）

先根据电压增益和工作频率选取n，n需满足轻载下的最低直流增益要求。再根据式（3）在Uin最大且空载（Q=0）情况下须达到要求的Uo来选取k值。当n、k固定时，Gdc、x和Q的关系如图4所示。每条增益曲线随着频率的增大都是先增大后减小，在某个频率点处都有一拐点，且随Q的增大最大直流增益减小，拐点频率则增大。对于各Q值相应的Gdc曲线上的拐点，我们在此引入归一化输入阻抗：

其中Zn为归一化输入阻抗，Zin为谐振网络的输入阻抗，Zr为特征阻抗，Zr=2πfrLr.

由图5可见当x《x0时谐振网络的输入阻抗Zin呈容性，x》1时Zin则呈感性，x0《x《1时Zin呈容性还是感性则取决于x和Q.Q一定时，fs较fr越大越容易呈容性，相反越接近则越易呈感性；fs一定时，Q越大越易呈容性，Q越小越易呈感性。当输入阻抗呈阻性时得：

谐振网络工作在感性区内时，输入电流滞后于输入电压，当一桥臂驱动信号由高电平变为低电平时电流对上、下桥臂MOS管结电容充放电以使得另一桥臂零电压开通。当x》xz时工作于感性区域，由式（3）和（5）得：

其中Ceq为MOS管的寄生结电容，td为VT1、VT2均没有触发信号的死区时间。

在fm《fs《fr范围内选取Q≤min{QZVS1，QZVS2}，才能确保随着Uin升高，为维持Uo而提高开关频率的变换器仍工作在感性区域。

图6表示n、Q一定不同k值时Gdc曲线图，可见k值越小时相同频率变化范围内Gdc变化越明显，有利于宽Uin范围的调节；而k越小在一定程度上Lm越小，则由电流增加带来的开关管及变压器损耗的增加会影响变换效率。k值越大时最大Gdc越小，Uin较低时使得Uo无法满足设计要求，且k越大fm和fr间频率范围越大，不利于磁性元件的设计，需折中优化选取k值。

根据上述步骤选定主要谐振参数后，结合各参数间的相互关系，可进行合理优化选取。