两种JESD204B A/D转换器转FPGA设置与实现技巧
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1629文章
21729浏览量
603044 -
转换器
+关注
关注
27文章
8696浏览量
147101 -
ADI
+关注
关注
146文章
45820浏览量
249796
发布评论请先 登录
相关推荐
JESD204B使用说明
能力更强，布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现
TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性
电子发烧友网站提供《TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性.pdf》资料免费下载
发表于 12-10 14:27
•0次下载
调试ADS52J90板卡JESD204B接口遇到的问题求解
我在调试TI ADS52J90板卡JESD204B接口遇到的问题：
1、目前在应用手册中能看到LVDS的详细说明，但是缺少关于JESD204B的相关资料，能否提供相关JESD204B的相关资料
发表于 11-28 06:13
ADS54J69每个转换器后跟随两个半带的FIR滤波器，那输出的是IQ数据吗？
DA_BUS_REORDER寄存器，手册上该寄存器只有0x0A一个配置选项，请问该寄存器是如何实现通道对应的？
3、ADS54J69每个
发表于 11-22 15:42
在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号，怎么连接设备时钟和sysref到AFE和FPGA？
各位有人用过AFE58JD48吗，我在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号，怎么连接设备时钟和sysref到AFE和FPGA？我看LMK04821这个时钟芯片
发表于 11-18 07:51
使用JESD204B接口，线速率怎么计算？
使用JESD204B接口，线速率怎么计算？在文档表9-2中线速率等于 fLINERATE=fs*R，如果我选择双通道设备，采样时钟fs为500MHz，在表8-17，中选择模式0,N&
发表于 11-18 07:10
如何配置LMK04828时钟芯片生成JESD204b需要的时钟？
你好！在使用ADS54J42EVM的过程中，我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信，这需要ADS54J42EVM产生156.25Mhz
发表于 11-14 07:12
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•3次下载
一种连接数据转换器和逻辑器件的高速串行接口—JESD204介绍
JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率（目前C修订版已经发布，即
抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准，用于转换器与数字处理器件之间的串行数据接口。它是第三代标准，解决了先前版本的一些缺陷。该接口的优势包括：数据接口路由所需电路板空间更少，建立与保持时序要求
JESD204B的常见疑问解答
单独驱动对应的ADC。这样，两个ADC之间便有可能产生采样相位差，甚至每个ADC单独以相互不相干的频率进行采样。在后一种情况中，单个JESD204B链路上存在来自所有两个
发表于 01-03 06:35
工商网监
评论