AD951x器件的时钟清除功能的工作原理是怎样的

AD9510和AD9511包含一个片上PLL内核，需要一个外部VCO或VCXO和一个环路滤波器来配置PLL环路。该PLL环路可用于显着清理参考时钟信号，该信号在分配时已拾取噪声。这具有降低噪声时钟参考上的相位噪声和时间抖动的效果。

PLL环路必须围绕PLL内核特性和选定的VCO / VCXO进行设计。通常，VCO / VCXO频率比参考时钟频率高一些整数乘数（N）。必须选择合适的环路带宽才能设计环路滤波器。

参考时钟信号上的噪声将在PLL环路带宽之外被抑制。然而，环路带宽内参考上的噪声将通过比率20 * log（N）获得，其中N是环路的倍频器。可以实现的清理量取决于环路带宽的窄度和倍频。环路的稳定性和环路的稳定时间以及环路滤波器的元件值的实用性也受到环路带宽的影响。

在环路带宽之外，VCO / VCXO相位噪声将占主导地位。因此，选择具有低宽带相位噪声的VCO / VCXO非常重要。与所有工程任务一样，必须在所有相关因素之间做出适当的折衷。良好的时钟参考清理设计可以显着提高系统性能。本地分布的时钟时间抖动通常可以降低到1 ps rms或更好的数量级。

请记住，ADIsimCLK可以帮助您设计PLL环路并interwetten与威廉的赔率体系 其性能。