0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Verilog 99题:画出CMOS三态缓冲器的电路原理图

电子工程师 来源:未知 作者:李倩 2018-11-12 14:34 次阅读

001.画出CMOS反相器的电路原理图。

衬底的连接问题。PMOS衬底接电源,NMOS衬底接地

002.反相器的速度与哪些因素有关?什么是转换时间(transitiontime)和传播延迟(propagation delay)?

反相器的速度与哪些因素有关。

(1)电容(负载电容、自载电容、连线电容)较小,漏端扩散区的面积应尽可能小。输入电容要考虑: (1)Cgs 随栅压而变化(2)密勒效应(3)自举效应

(2)加大晶体管的尺寸(驱动能力),使晶体管的等效导通电阻(输出电阻)较小。但这同时加大自载电容和负载电容(下一级晶体管的输入电容)。

(3)提高电源电压,提高电源电压可以降低延时,即用功耗换取性能但超过一定程度后改善有限。电压过高会引起可靠性问题(氧化层击穿、热电子等)。

Transition Time(转换时间):上升时间:从10%Vdd上升到90%Vdd的时间,下降时间L从90%Vdd下降到10%dd的时间。上升时间和下降时间统称为Transition Time,也有定义为20%到80%。

Propagation Delay(传播延时):在输入信号变化到50%Vdd到输出信号变化到50%Vdd之间的时间。

扩展问题:结合fpga的时序报告,介绍一下这些参数在工程实际中有啥用处呢?

003.解释一下Vih,Vil,Vol,Voh,Vt。

Vih:输入电压由高到低变化时,输出电压开始上升且传输特性曲线斜率为-1的点,即图中B点对应的输入电压。(仍能维持输出为逻辑“1”的最大输出电压)

Vil:输入电压由低到高变化时,输出电压开始下降且传输特性曲线斜率为-1的点,即图中A点对应的输入电压。(仍能维持输出为逻辑“0”的最小输出电压)

Voh:定义为最小合格高电平。(维持输出为逻辑“1”的最大输出电压)

Vol:定义为最大合格低电平。(维持输出为逻辑“0”的最大输出电压)

CMOS集成电路内部规定Vol = 0v,Voh = Vdd。

Vt:MOS管的阈值电压

扩展问题:如果输入电平是(Vil+Vih)/2,会有什么问题?

输入电压(Vil+Vih)/2接近于0.5Vdd,CMOS反相器的阈值电压也接近于0.5Vdd,这样输出不确定会是高电平还是低电平,输出呈亚稳态!

004.什么是原码,反码,补码,符号-数值码。以4bit为例,给出各自表示的数值范围。

原码:符号位+真值,最高位表示符号位,以4bit为例。

[+3]原 = 0011

[-3]原 = 1011

表示范围:-7到+7

原码中0000和1000都表示0。

反码:正数的反码是它本身,负数的反码将原码除符号位外逐位取反。以4bit为例。

[+3]原 = [0011]原 =[0011]反

[-3]原 = [1011]原 = [1100]反

表示范围:-7到+7

反码中0000和1111都表示0。

补码:正数的补码是它本身,负数的补码将原码除符号位外逐位取反再加1。以4bit为例。

[+3]原 = [0011]原 =[0011]反 = [0011]补

[-3]原 = [1011]原 =[1100]反 = [1101]补

表示范围:-8到+7

补码中0的表示只有一种形式,即0000,1000表示-8。

以上是有符号数,对于无符号数来说都是来表示整数,其原码、反码、补码都是其本身。

更详细解释可参考维基百科。

https://zh.wikipedia.org/wiki/%E6%9C%89%E7%AC%A6%E8%99%9F%E6%95%B8%E8%99%95%E7%90%86

005.十进制转换为二进制编码:

127

-127

127.375

-127.375

十进制数转化为R进制数:整数部分,除R取余法,除到商为0为止。小数部分,乘R取整法,乘到积为0为止。

127 = 0111_1111

-127 = 1111_1111

127.375 =0111_1111.011

-127.375 =1111_1111.011

006.画出CMOS三态缓冲器的电路原理图,解释一下高阻态。

很多东西去搜索还是应该直接用英文,用Google或者Bing国际版,百度真是惨不忍睹。

PMOS衬底接Vdd,CMOS衬底解Gnd,以下为简化,未画衬底。

图1,三态非门,当~EN为1时,最上面的PMOS和最下面的NMOS管截止,所以输出为高阻态,反之输出为~A,同理可推理出图2,EN高电平有效输出。

图3,三态缓冲门,当~EN为高电平时,最上面的PMOS管截止,输出为高阻态,反之,输出为A。图4一样。

图5,CMOS传输门,双向传输,当C=0,~C=Vdd,两个MOS管都截止,输入和输出之间呈现高阻态,当C=Vdd,~C=0,如果0 <= Vi <= Vdd – Vt(NMOS),NMOS管导通,如果|Vt(PMOS)|<= Vi <= Vdd,PMOS管导通,所以Vi在0到Vdd之间,总有一个MOS管导通,实现传输门。

图6,三态非门,在反相器后面加一个传输门,当~EN为低电平,传输门导通,输出Y = ~A,反之传输门截止,输出高阻态。如果想要EN高电平有效,交换传输门上下端子的反相器即可。

高阻态:电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,可以理解为断路,不被任何东西所驱动,也不驱动任何东西

007.什么是Open-Drain Output?

Open-Drain Output漏极开路输出,称为OD门,两个OD门并联可以实现线与功能,输出端外接的上拉电阻提高驱动能力

008.只用2输入mux,实现与,或,非,异或。2输入mux定义为o = s ? a :b;

与:out = (a == 1'b0)? 1'b0: ((b == 1'b0)? 1'b0: 1'b1);

改进版:out = (a == 1'b1)? b: 1'b0;

或:out = (a == 1'b1)? 1'b1: ((b == 1'b1)? 1'b1: 1'b0);

改进版:out = (a == 1'b0)? b: 1'b1;

非:out = (a == 1'b1)? 1'b0: 1'b1;

异或:out = (a == 1'b1)? ((b == 1'b1)? 1'b0: 1'b1) : ((b == 1'b0)? 1'b0: 1'b1);

009.相同面积的cmos与非门和或非门哪个更快?

数集学的不够深刻,需要慢慢体会。

电子迁移率是空穴的2.5倍(在硅基CMOS工艺中),运算就是用这些大大小小的MOS管驱动后一级的负载电容,翻转速度和负载大小一级前级驱动能力相关。为了上升延迟和下降延迟相同,PMOS需要做成NMOS两倍多大小。

载流子的迁移率,对PMOS而言,载流子是空穴;对NMOS而言,载流子是电子。

PMOS采用空穴导电,NMOS采用电子导电,由于PMOS的载流子的迁移率比NMOS的迁移率小,所以,同样尺寸条件下,PMOS的充电时间要大于NMOS的充电时间长,在互补CMOS电路中,与非门是PMOS管并联,NMOS管串联,而或非门正好相反,所以,同样尺寸条件下,与非门的速度快,所以,在互补CMOS电路中,优先选择与非门。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    5707

    浏览量

    235372
  • 反相器
    +关注

    关注

    6

    文章

    310

    浏览量

    43283
  • Verilog
    +关注

    关注

    28

    文章

    1351

    浏览量

    110065

原文标题:Verilog 99题之001-009

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    [6.3.1]--6.4三态缓冲器

    数字逻辑三态缓冲器
    李开鸿
    发布于 :2022年11月13日 01:17:35

    PSoC 4 三态缓冲器 (Bufoe) 1.10

    PSoC Creator组件数据手册/PSoC 4:三态缓冲器 (Bufoe) 组件是非反相缓冲器,其使能信号高电平有效。当输出使能信号为真时,次缓冲器用作标准缓冲器。当输出使能信号为
    发表于 07-03 11:15

    Mux与Spartan 3A器件中的三态缓冲器哪个更好?

    我正在寻找在Spartan 3A中使用多路复用器与三态缓冲器之间的比较。从某个区域和时间角度来看哪个更好?谢谢,戴尔以上来自于谷歌翻译以下为原文I'm looking for a
    发表于 01-16 10:37

    怎样去设计一种CMOS三态缓冲器电路

    反相的速度与哪些因素有关?什么是转换时间和传播延迟呢?怎样去设计一种CMOS三态缓冲器电路呢?
    发表于 10-20 06:24

    三态缓冲器介绍

    三态缓冲器三态缓冲器三态缓冲器三态缓冲器三态缓冲器三态缓冲器
    发表于 11-16 11:59 0次下载

    CMOS三态缓冲器74hct365数据手册

    Harris CD74HC365、CD74HCT365、CD74HC366和CD74HCT366硅栅CMOS三态缓冲器是通用高速非逆变和逆变缓冲器。它们具有高驱动电流输出,使即使在驾驶大型客车时也能
    发表于 07-10 10:32 10次下载

    PSoC 4 三态缓冲器 Bufoe

    PSoC 4 三态缓冲器 Bufoe
    发表于 10-10 08:39 13次下载
    PSoC 4 <b class='flag-5'>三态缓冲器</b> Bufoe

    三态缓冲器介绍_三态缓冲器逻辑符号

    三态数据缓冲器是数据输入/输出的通道,数据传输的方向取决于控制逻辑对三态门的控制。本文介绍三态缓冲器的逻辑符号。
    发表于 01-11 10:42 1.5w次阅读
    <b class='flag-5'>三态缓冲器</b>介绍_<b class='flag-5'>三态缓冲器</b>逻辑符号

    三态缓冲器工作原理

    三态缓冲器(Three-state buffer),又称为三态门、三态驱动,其三态输出受到使能输出端的控制,当使能输出有效时,器件实现正常
    的头像 发表于 10-24 16:09 3.5w次阅读

    三态缓冲器测试的Multisim仿真实验原理图免费下载

    本文档的主要内容详细介绍的是三态缓冲器测试的Multisim仿真实验原理图免费下载。
    发表于 09-09 17:50 17次下载
    <b class='flag-5'>三态缓冲器</b>测试的Multisim仿真实验<b class='flag-5'>原理图</b>免费下载

    三态缓冲器组合电路的Multisim仿真实例原理图免费下载

    本文档的主要内容详细介绍的是三态缓冲器组合电路的Multisim仿真实例原理图免费下载。
    发表于 09-23 17:37 25次下载
    <b class='flag-5'>三态缓冲器</b>组合<b class='flag-5'>电路</b>的Multisim仿真实例<b class='flag-5'>原理图</b>免费下载

    三态缓冲器种状态分别是什么

    在电子设计的广阔领域中,三态缓冲器以其独特的三态输出特性,成为了不可或缺的关键组件。今天我们就来一起揭秘三态缓冲器的神秘面纱,探讨它在电子设计中的重要作用和独特优势。 一、三态缓冲器
    的头像 发表于 06-27 16:01 1169次阅读

    三态缓冲器的工作原理和应用

    三态缓冲器(Three-state buffer),又称为三态门、三态驱动,是一种特殊的逻辑门电路,其工作原理主要基于
    的头像 发表于 08-02 17:47 3683次阅读

    三态缓冲器在计算机中的应用

    电路在不影响其他电路和总线的前提下,能够灵活地控制其输出状态。以下将详细探讨三态缓冲器在计算机中的具体应用,内容将涵盖其定义、优势以及在不同计算机子系统中的具体作用。
    的头像 发表于 08-02 17:48 1023次阅读

    三态缓冲器在总线控制中的应用

    三态缓冲器在总线控制中的应用是计算机系统设计中的一个关键环节,其独特的三态输出特性使得它在实现多设备间数据共享和传输时显得尤为重要。以下将详细探讨三态缓冲器在总线控制中的应用,包括其基本原理、功能优势、具体实现方式以及在实际系统
    的头像 发表于 08-02 17:49 2051次阅读