0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Wishbone一般总线规范的共同特点

SwM2_ChinaAET 来源:未知 作者:李倩 2018-07-06 08:07 次阅读

Wishbone名字的由来

根据美国韦伯斯特(Webster,1758—1843,美国词典编辑家)词典,WISHBONE是指大多数鸟类胸骨前的一块叉状型的锁骨。在名字定义初期,Silicore公司设想找一个能够反映双向总线这一特点的名字。这些总线是由多路选择器和三态门实现的,它们的形状类似Y,和锁骨(WISHBONE)相似,所以后来被称为WISHBONE总线。这个名字是由Wade Peterson,一名Silicore公司的工程师,在当年美国感恩节上提出的。

一般总线规范的共同特点

同时适用于于软核、固核和硬核设计;对开发工具和目标硬件没有特殊要求,并且几乎兼容已有的所有综合工具;可以用多种硬件描述语言来实现;支持结构化设计方法学,以提高大团队的设计效率;灵活的数据和地址总线宽度,支持大端和小端操作;支持主从设备接口,支持多主设备,这是片上共享总线通信所必须的,多个主设备同时需要进行总线操作时,由仲裁器决定当前哪个主设备可以使用总线,仲裁逻辑用户可以自行定义。

Wishbone总线的特点

·简单、紧凑,只需要很少的逻辑门就可以实现Wishbone的IP核的设计;

说明:熟悉AMBA总线的读者在读完本章后就能够理Wishbone比AMBA总线简单的多,但是两者各有个的优势。AMBA将所有的外设分为高速设备和低速设备,高速设备连接到系统总线,通常通信的数据量也较大,如SDRAM控制器、NAND Flash控制器、LCD控制器,低速设备连接外设总线,通常通信数据量小,如通用串口、计时器等。外设总线与系统总线通过总线桥接器相连。在实际系统中,处理器、系统总线、外设总线间的时钟频率的典型比值之一是4:2:1,因此整个系统的功耗被有效降低。另外一个好处是通过在总线桥接器中添加DMA引擎,系统总线和外设总线可以实现速率解耦。而依照Wishbone规范,Wishbone总线上所有设备都要连接到同一总线,无论是高速设备还是低速设备。与Wishbone总线相比,AMBA的缺点是设计较为复杂。但是实际上,Wishbone总线也设计为类似AMBA总线的架构,但此时系统为双Wishbone总线架构。

·支持大型项目所需要的结构化设计;

·数据传输模式包括:单次读写模式、块读写模式、RMW模式;

·可调整的数据总线宽度,最高可达64位;

·支持大小端模式;

·支持点对点模式、共享总线模式、switched fabric模式等连接方式;

·握手协议允许每个IP核调整数据传输速度;

·支持单时钟数据传输;

·支持正常周期结束、重试、以及周期错误。成功是操作的正常结束方式,错误表示操作失败,造成失败的原因可能是地址或者数据校验错误,写操作或者读操作不支持等。重试表示从设备当前忙,不能及时处理该操作,该操作可以稍后重新发起。接收到操作失败或者重试后,主设备如何响应取决于主设备的设计者;

·可调整的地址宽度;

·从机(SLAVEs)允许从设备进行部分地址解码,有利于减少了冗余地址译码逻辑,提高地址译码速度;

·支持用户定义的标签。这些标签可以用于为地址、数据总线提供额外的信息如奇偶校验,为总线周期提供额外的信息如中断向量、缓存控制操作的类型等。Wishbone规范只定义标签的时序,而标签的具体含义用户可自行定义。支持用户定义的标签是Wishbone规范区别与其他片上总线规范的重要特征之一;

·支持点对点、共享总线、Crossbar switch、数据流连接、片外连接等IP连接方式;

·同步化设计,包括复位方式;

·不依赖任何硬件英国威廉希尔公司网站 (FPGAASIC等)、IP类型(软核、固核和硬核)、综合工具、布局布线工具和硬件测试威廉希尔官方网站 等。

总结以上内容,Wishbone总线规范区别于其他总线规范的两个核心特点是:

·是轻量级规范,因此接口更加简单紧凑;

·支持支持用户定义的标签。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 总线
    +关注

    关注

    10

    文章

    2878

    浏览量

    88056
  • Wishbone
    +关注

    关注

    0

    文章

    16

    浏览量

    10425

原文标题:【博文连载】Wishbone总线标准介绍

文章出处:【微信号:ChinaAET,微信公众号:电子威廉希尔官方网站 应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    i2c总线规范

    1992 I2C 总线规范的这个版本有以下的修正? 删除了用软件编程从机地址的内容因为实现这个功能相当复杂而且不被使用? 删除了低速模式实际上这个模式是整个I2C 总线规范的子集不需要明确地详细
    发表于 08-13 17:18

    Avalon 总线规范_中文

    Avalon 总线规范_中文
    发表于 10-27 21:05

    电源管理总线规范

    总线规范的实施要求电源及其关联集成电路的设计与所需的界面和命令保持致。比如,串行电源管理总线在主机或系统管理总线的从属设备之间提供串行通信。工业标准的SMBus是广为使用的I2C
    发表于 07-11 10:34

    电源管理总线规范

    总线规范的实施要求电源及其关联集成电路的设计与所需的界面和命令保持致。比如,串行电源管理总线在主机或系统管理总线的从属设备之间提供串行通信。工业标准的SMBus是广为使用的I2C
    发表于 10-23 09:21

    基于WISHBONE总线的FLASH闪存接口设计

    ][tr][td] WISHBONE总线简介WISHBONE总线规范种片上系统IP核互连体系结构。它定义了
    发表于 12-05 10:35

    I2S总线规范

    I2S总线规范.pdf(98.71 KB)
    发表于 04-25 06:34

    CAN总线的常见接口与布线规范

    CAN总线标准接口与布线规范.pdf(213.70 KB)
    发表于 10-08 12:05

    can总线规范2.0

    can 总线规范,包含两份文档:中文版为周立功的翻译版本英文版为BOSCH的原版英文文档
    发表于 09-20 08:02

    基于Wishbone片上总线的IP核的互联

    以 FPGA 威廉希尔官方网站 为基础,以Verilog HDL 为载体,设计了遵守Wishbone 片上总线规范的IP 核接口,实现了片上系统的IP 核互联。
    发表于 01-13 15:09 13次下载

    Avlon总线规范参考手册

    Avlon总线规范参考手册 Avalon总线种将片上处理器和外设连接成片上可编程系统 (SOPC) 的种简单总线结构。
    发表于 02-09 11:55 23次下载

    基于WISHBONE总线的FLASH闪存接口设计

    本文简要介绍了AMD 公司Am29LV160D 芯片的特点,并对WISHBONE总线作了简单的介绍,详细说明了FLASH memory 与WISHBONE
    发表于 06-23 16:32 18次下载
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>总线</b>的FLASH闪存接口设计

    CAN总线规范

    CAN总线规范介绍。
    发表于 03-03 18:12 14次下载

    PCI总线规范与其接口

    PCI总线规范与其接口
    发表于 10-31 09:09 18次下载
    PCI<b class='flag-5'>总线规范</b>与其接口

    can总线规范2.0含英文和中文

    can总线规范2.0说明。
    发表于 03-30 11:04 46次下载
    can<b class='flag-5'>总线规范</b>2.0含英文和中文

    分享I2C总线规范

    电子发烧友网站提供《分享I2C总线规范.pdf》资料免费下载
    发表于 11-18 10:49 1次下载
    分享I2C<b class='flag-5'>总线规范</b>