声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
mems
+关注
关注
129文章
3928浏览量
190590 -
microchip
+关注
关注
52文章
1505浏览量
117571 -
物联网
+关注
关注
2909文章
44578浏览量
372880
发布评论请先 登录
相关推荐
MAX9489/MAX9471多输出时钟发生器构建集成时钟源
MAX9489/MAX9471多输出时钟发生器构建集成时钟源
摘要:与典型的“本地”时钟方案相比,集成的多输出时钟发生器有许多优势。本文探讨了集中
发表于 10-04 20:43
•1057次阅读
评估低抖动PLL时钟发生器的电源噪声抑制性能
评估低抖动PLL时钟发生器的电源噪声抑制性能
本文介绍了电源噪声对基于PLL的时钟发生器的干扰,并讨论了几种用于评估确定性抖动(DJ)的威廉希尔官方网站
方案。推导出的关系式提
发表于 09-18 08:46
•1585次阅读
MAX3679A高性能四路输出时钟发生器(Maxim)
MAX3679A高性能四路输出时钟发生器(Maxim)
Maxim推出用于以太网设备的高性能、四路输出时钟发生器MAX3679A。器件采用低噪声
发表于 04-14 16:51
•906次阅读
Microchip新推小尺寸MEMS时钟发生器
据麦姆斯咨询报道,Microchip推出了业界尺寸最小的MEMS时钟发生器DSC613。这款新器件可在电路板上最多替换掉三个晶振和振荡器,从而减少高达80%的时钟元件布板空间。
Cypress时钟发生器的分类,它有哪些应用
Cypress时钟发生器应用在车辆、工业生产、消费品和网络服务的EMI降低和非EMI降低时钟发生器。 Cypress具有广泛的时钟发生器组合,兼容700MHz的频率和不超过0.7PS的RMS相位抖动
发表于 04-22 09:02
•1038次阅读
评估低抖动PLL时钟发生器的电源噪声抑制
本文讨论电源噪声干扰对基于PLL的时钟发生器的影响,并介绍几种用于评估由此产生的确定性抖动(DJ)的测量威廉希尔官方网站
。派生关系显示了如何使用频域杂散测量来评估时序抖动行为。实验室台架测试结果用于比较测量威廉希尔官方网站
,并演示如何可靠地评估参考时钟发生器
时钟发生器由哪些部分组成?锁相环pll的特点是什么?
时钟发生器由哪些部分组成?锁相环pll的特点是什么?如何用硬件配置pll 时钟发生器是指通过特定的电路设计产生适合各种电子设备使用的时钟信号的器件。
评论