关于数字式主动声纳发射机的研究与设计

0 引言

发射机是主动声纳或水下通信设备的重要组成部分，由信号发生器、功率放大器、匹配网络和发射换能器组成。为了达到预期的声源级和发射指向性，几十路甚至上百路换能器构成阵列，相控发射。相控阵发射机电子部分包含多个功率放大器，设备庞大复杂，系统可靠性受到限制。功率放大器是声纳发射机的核心设备，一般采用效率高、体积小的D类放大器，该放大器广泛用于音响、工业控制等领域。

在发射机整体设计方面，江磊等人利用音频功率放大器设计了小型水声发射机，整机体积缩小了50%[1]；戴戈等人提出了大功率、小体积且具有信号产生、监控和通信功能的智能宽带声纳发射机设计方案[2]；张缨、周雒维等人对放大器的控制方式进行研究，分别设计了级联多电平和单周期控制的D类功率放大器[3-4]。

本文研究并设计了全数字化主动声纳发射机，针对常规发射机存在的问题，对发射机的结构进行设计，改进了功率放大器的控制方式，简化了系统复杂度和调试难度，提高了系统的可靠性，并通过实验室测试和湖上试验验证了发射机的性能。

1 常规主动声纳发射机的结构及分析

常规声纳发射机的信号发生器和功放机柜分离，通过电缆进行连接。信号发生器处于信号处理机柜中，便于与接收机进行收发同步，并与主控计算机通信。信号发生器中DSP根据主控计算机下达的工作参数，读取存储器中的波形数据，进行发射波束形成， 然后进行D/A转换，形成多路interwetten与威廉的赔率体系 信号，通过电缆输送给功率放大器。除了模拟信号外，电缆中仍需传输功放控制信号及功放工作状态信号。

在舰艇嘈杂的工作环境中，信号容易受到噪声干扰；模拟信号高达几十路甚至上百路，模拟信号间、模数信号间容易形成串扰，严重影响信号质量。此外，信号处理机柜与功放机柜之间需要粗笨电缆连接，在狭窄的舱室内不容易安装调试。

信号发生器存储的数字信号经过D/A转换，生成的模拟波形与载波进行比较，形成PWM数字信号，驱动功率放大模块。这个过程增加了系统复杂度，容易引入噪声干扰，降低了系统的性能和可靠性。

2 全数字式发射机的设计

2.1 发射机总体结构

本文设计的全数字式声纳发射机去除了“数字—模拟—数字”的转换过程，其结构如图1所示。信号发生器、PWM波形产生、死区控制等功能集成在FPGA中，FPGA使用以太网或RS485等串行通信方式与信号处理机柜交互工作参数和状态信息，并使用时间同步信号与接收机实现收发同步。这种全数字发射机结构减小了机柜间线缆规模，消除了信号间的干扰，降低了系统复杂度，可提高设备性能和可靠性。

FPGA是功放机柜的核心控制单元，完成了发射波形产生、发射功率控制、发射波束形成、PWM信号产生、死区控制等功能。FPGA内部数据处理流程如图2所示。

控制指令经过解析后分发给各个模块，根据指令读取相应的发射波形进行幅度控制和波束形成，对波束形成后的N路数字信号直接转换为PWM信号，经过死区控制，生成N对互补PWM波形，输出后送给H桥的驱动电路。

2.2 发射波束形成的设计

为了实现预期的发射声源级和指向性，发射机通常进行波束形成，相控阵发射，使各个阵元的信号同时到达目标[5]。

对于一个任意阵列，发射波束指向为a时（a为单位方向向量），各个阵元相对于发射方向a的波阵面有一个延时。为了保证所有阵元的发射信号同时到达该波阵面，每个阵元的信号需要进行延时或移相。

由接收阵列流行矢量得到阵元接收波束形成的延时时间，进一步对接收延时进行规整化处理，得到发射波束形成的延时时间：

FPGA实现可控数字延迟线，使用延时法设计发射波形成系统。由于数字延时的离散性，延时量不能做到连续变化，只能是采样周期的整数倍，实际延时时间与理论值将会有一定误差，误差为：

其中，TS为采样周期；k=round(τi/TS)，round( )表示四舍五入取整，则-TS/2<Δτi

2.3 PWM的生成

对于全数字D类功放控制器，数字波形生成PWM信号有脉冲密度调制、均匀脉冲宽度调制等多种方法[7]。本文采用UPWM的方式生成PWM信号[8]，与传统的D类功放控制器相比，该方法集成度更高，抗干扰能力强，避免了D/A转换过程。

FPGA生成PWM波形的流程如图3所示。发射信号经过幅度偏移后与L进制计数器进行比较，得到PWM波形。发射波形幅度为-A/2～A/2，得到的PWM波形最小脉宽为(L-A)TC/2，TC为计数器时钟周期，则PWM信号最小占空比为(L-A)/(2L)。

2.4 死区控制

D类放大器一般采用半桥或全桥结构，同一桥臂两个开关管的驱动信号呈互补结构，为了防止开关管发生直通现象，互补的两个驱动信号应存在一定的死区时间。死区时间的设置方法有多种[9]，本文在FPGA内部实现死区时间控制，产生互补的两路驱动信号。

FPGA设置死区时间的电路结构如图4(a)所示，CLK为时钟信号，PWM为CLK时钟下产生的数字波形，CTRL调整死区时间的控制字，PQ1和PQ2为互补的两路PWM信号。调试过程中，可以在线调整D触发器的数量，控制死区时间的长度；图4(b)显示了电路中各节点波形的关系，其中死区时间τD可以在线调整，调整精度为一个时钟周期。

3 测试与验证

3.1 功放控制信号的测试

利用Xilinx公司Spartan-6系列FPGA实现数字发射机的控制器，发射信号中心频率为5 kHz，采样频率50 kHz，生成PWM的时钟频率为200 MHz，计数器最大计数值为4 000，数字信号幅度为-1 600~1 600，则生成PWM的占空比范围为10%~90%。通过在线调试软件Chipscope获取FPGA内部运行数据，用MATLAB软件进行离线分析，结果如图5所示。

从图5可以看出，数字波形与锯齿波载波信号比较后可以生成占空比随信号幅度变化的PWM波形PQ1，经过死区控制电路，可以产生与PQ1互补的功放驱动信号PQ2。

3.2 全数字发射机指向性的验证

为了验证全数字声纳发射机的发射指向性，2014年12月在新安江水库组织湖上试验。发射阵列为24阵元的圆柱阵，重复发射脉冲信号，同时缓慢匀速转动。接收水听器与发射阵列相距15 m， 采集数据传输到工控计算机进行处理，实验装置如图6所示。

测量发射机全向发射时的不均匀性和单波束定向发射时的波束图，结果如图7所示。

由图7可以看出：全向发射时，全数字发射机的全向发射不均匀性为0.89 dB；定向发射时，发射机的波束宽度约为14.2°，主旁瓣比为12.4 dB，满足设计要求。

4 结论

本文针对常规发射机存在的问题，对发射机结构进行重新设计，对功率放大器的控制方式进行改进，设计了全数字主动声纳发射机。发射机将信号发生器、发射波束形成、PWM波形产生、死区控制等功能集中在FPGA完成，通过串行通信方式与控制计算机交互控制指令和工作状态信息。全数字发射机机构减小了机柜间线缆规模，降低了系统复杂度，提高了设备可靠性。经过实验室测试和湖上试验验证，设计的发射机性能可靠，指标满足设计需求。