0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何实现JESD204B时钟方案最大性能

电子设计 来源:互联网 作者:佚名 2018-05-14 08:48 次阅读

在一篇以前的文章中,Timothy T.曾谈到JESD204B接口标准(该标准越来越受欢迎,因为它能在高速数据采集系统里简化设计)的时钟要求。在本文中,笔者将谈论抖动合成器与清除器的不同系统参考信号(SYSREF)模式,以及如何用它们来最大限度地提高JESD204B时钟方案的性能。

LMK04821系列器件为该话题提供了很好的范例研究素材,因为它们是高性能的双环路抖动清除器,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器件。图1是典型JESD204B系统(以LMK04821系列器件作为时钟解决方案)的高级方框图。

1:典型的JEDEC JESD204B应用方框图

LMK04821凭借来自第二锁相环(PLL)电压控制振荡器的单个SYSREF时钟分频器来产生SYSREF信号。信号从分频器被分配到个别的输出路径。每个输出路径均包含数字和interwetten与威廉的赔率体系 延迟,以调节与器件时钟有关的SYSREF相位。

根据JESD204B标准,SYSREF可采用不同的模式,如图2所示。它可以是连续性(也称为周期性)、有间隙的周期性或一次性信号。连续性和有间隙的周期性SYSREF的周期必须是本地多帧时钟(LMFC)的整数倍,以避免多帧中间的SYSREF脉冲。

连续性模式允许连续性输出。由于从SYSREF至器件时钟存在串扰,因此许多开发人员不用连续性模式。但是,连续性模式使系统开发人员能在两个信号之间手动设置恰当的确定性相位关系。设置后,它可变为有间隙的周期性SYSREF。

在有间隙的周期性或一次性模式中,SYSREF时钟分频器的输出通过脉冲发生器被馈送给输出路径。脉冲发生器用门控制SYSREF信号,只让少数脉冲通过。脉冲数可被设定为一个、两个、四个或八个。因为没有周期性信号,所以从SYSREF至器件时钟的串扰被最大限度地减少。

LMK0482x中另一类有间隙的周期性SYSREF模式是请求模式,只要SYNC/SYSREF_REQ引脚为高电平,该模式就能输出SYSREF脉冲的连续流。

 

2LMK0482xSYSREF模式是:a)连续性SYSREFb)脉冲式SYSREF(一次性或有间隙的周期性模式);cSYSREF请求(有间隙的周期性模式

在LMK04821器件中,内部SYSREF分配路径与输出分频器同步路径共享。因此,它需要一个特定的寄存器写入序列,以支持同步输出和无干扰SYSREF脉冲的产生。在表1中,笔者描述的方法都与它们的寄存器写入序列一起列出。表1还展示了内容为十进制值的内部寄存器字段名。具有相同编号的步骤可以互换。

 

1:能启用不同SYSREF模式的寄存器写入序列

JESD204B标准是减少布局工作量,同时在信号转换器和逻辑器件之间采用串行化数据传输。通过充分利用JESD204B致能时钟器件的SYSREF模式,您可在整个系统中轻松创建确定性的相位关系。

在JESD204B设计等方面,有没有您希望我们谈及的其它时钟设计挑战?欢迎通过登录在下边发表评论来告知笔者。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 实时时钟
    +关注

    关注

    4

    文章

    245

    浏览量

    65769
  • JESD204B
    +关注

    关注

    5

    文章

    76

    浏览量

    19125
收藏 人收藏

    评论

    相关推荐

    JESD204B使用说明

    能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集,jesd204b
    的头像 发表于 12-18 11:31 213次阅读
    <b class='flag-5'>JESD204B</b>使用说明

    调试ADS52J90板卡JESD204B接口遇到的问题求解

    我在调试TI ADS52J90板卡JESD204B接口遇到的问题: 1、目前在应用手册中能看到LVDS的详细说明,但是缺少关于JESD204B的相关资料,能否提供相关JESD204B的相关资料
    发表于 11-28 06:13

    在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA?

    各位有人用过AFE58JD48吗,我在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA?我看LMK04821这个时钟芯片
    发表于 11-18 07:51

    使用JESD204B接口,线速率怎么计算?

    使用JESD204B接口,线速率怎么计算?在文档表9-2中线速率等于 fLINERATE=fs*R,如果我选择双通道设备,采样时钟fs为500MHz,在表8-17,中选择模式0,N&
    发表于 11-18 07:10

    使用JESD204B如何对数据进行组帧?

    在使用JESD204B协议时,当L=8时,如果时双通道数据,如何对数据进行组帧?是直接使用前8通道吗
    发表于 11-14 07:51

    如何配置LMK04828时钟芯片生成JESD204b需要的时钟

    你好!在使用ADS54J42EVM的过程中,我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信,这需要ADS54J42EVM产生156.25Mhz
    发表于 11-14 07:12

    ADC16DX370 JESD204B串行链路的均衡优化

    电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
    发表于 10-09 08:31 1次下载
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行链路的均衡优化

    AFE77xx DAC JESD204B调试

    电子发烧友网站提供《AFE77xx DAC JESD204B调试.pdf》资料免费下载
    发表于 09-27 10:17 0次下载
    AFE77xx DAC <b class='flag-5'>JESD204B</b>调试

    JESD204B升级到JESD204C时的系统设计注意事项

    电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
    发表于 09-21 10:19 3次下载
    从<b class='flag-5'>JESD204B</b>升级到<b class='flag-5'>JESD204</b>C时的系统设计注意事项

    AFE77 JESD204B 调试手册

    电子发烧友网站提供《AFE77 JESD204B 调试手册.pdf》资料免费下载
    发表于 09-11 10:25 0次下载
    AFE77 <b class='flag-5'>JESD204B</b> 调试手册

    采用JESD204B的LMK5C33216超低抖动时钟同步器数据表

    电子发烧友网站提供《采用JESD204B的LMK5C33216超低抖动时钟同步器数据表.pdf》资料免费下载
    发表于 08-21 10:47 0次下载
    采用<b class='flag-5'>JESD204B</b>的LMK5C33216超低抖动<b class='flag-5'>时钟</b>同步器数据表

    LMK0482x超低噪声JESD204B兼容时钟抖动消除器数据表

    电子发烧友网站提供《LMK0482x超低噪声JESD204B兼容时钟抖动消除器数据表.pdf》资料免费下载
    发表于 08-21 09:19 0次下载
    LMK0482x超低噪声<b class='flag-5'>JESD204B</b>兼容<b class='flag-5'>时钟</b>抖动消除器数据表

    LMK04714-Q1符合JESD204B/C标准的汽车级、超低噪声、双环路时钟抖动清除器数据表

    电子发烧友网站提供《LMK04714-Q1符合JESD204B/C标准的汽车级、超低噪声、双环路时钟抖动清除器数据表.pdf》资料免费下载
    发表于 08-20 10:37 0次下载
    LMK04714-Q1符合<b class='flag-5'>JESD204B</b>/C标准的汽车级、超低噪声、双环路<b class='flag-5'>时钟</b>抖动清除器数据表

    抓住JESD204B接口功能的关键问题

    JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求
    的头像 发表于 03-26 08:22 1196次阅读
    抓住<b class='flag-5'>JESD204B</b>接口功能的关键问题

    JESD204B的常见疑问解答

    FIFO方案,则无法正常工作。 该问题的一种解决方案是让双通道转换器使用多点链路JESD204B接口,其中每个转换器都使用各自独立的串行链路输出。然后便可针对每个ADC使用非相干时钟
    发表于 01-03 06:35