0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AS配置方式由FPGA器件引导配置操作过程

SwM2_ChinaAET 来源:未知 作者:李倩 2018-03-13 09:46 次阅读

AS配置方式由FPGA器件引导配置操作过程,它控制着外部存储器及其初始化过程,EPCS系列配置芯片如EPCS1、EPCS4配置器件专供AS模式。使用Altera串行配置器件来完成,FPGA器件处于主动地位,配置器件处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上,1个时钟周期传送1位数据。

PS配置方式则由外部计算机或其它控制器控制配置过程。通过加强型配置器件(EPC16,EPC8,EPC4)等配置器件来完成,在PS配置期间,配置数据从外部储存部件,通过DATA0引脚送入FPGA。配置数据在DCLK上升沿锁存,1个时钟周期传送1位数据。

JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫描接口引脚,支持JAM STAPL标准,可以使用Altera下载电缆或主控器来完成。

FPGA在正常工作时,它的配置数据存储在SRAM中,加电时须重新下载。在实验系统中,通常用计算机或控制器进行调试,因此可以使用PS。在实用系统中,多数情况下必须由FPGA主动引导配置操作过程,这时FPGA将主动从外围专用存储芯片中获得配置数据,而此芯片中FPGA配置信息是用普通编程器将设计所得的pof格式的文件烧录进去。

JTAG模式在线下载FPGA的原理如图7.15所示,PC端的Quartus II软件通过下载线缆将bit流(sof文件)下载到FPGA内部,下载完成后FPGA中立刻执行下载代码,速度很快,非常适合调试。

图7.15 基于JTAG的在线配置原理

FPGA下载数据到配置芯片的原理如图7.16所示,PC端的Quartus II软件通过下载线缆将bit流(jic文件)下载到配置芯片中。由于配置芯片和JTAG接口都是分别连接到FPGA的,他们不是直接连接,所以配置文件从PC先是传送到FPGA,然后FPGA内部再转送给配置芯片,这个过程FPGA相当于起到一个桥接的作用。

图7.16 基于FPGA的配置芯片固化原理

看完JTAG模式下在线配置FPGA和烧录配置芯片的原理,我们再了解一下FPGA上电初始的配置过程。FPGA上电后,内部的控制器首先工作,确认当前的配置模式,如果是外部配置芯片启动,则通过和外部配置芯片的接口(如我们的SPI接口)将配置芯片的数据加载到FPGA的RAM中,配置完成后开始正式运行,请数据流加载方向如图7.17所示。当然了,有人可能在想,JTAG在线配置是否和配置芯片加载相冲突呢?非也,JTAG在线配置的优先级是最高的,无论此时FPGA中在运行什么逻辑,只要JTAG下载启动,则FPGA便停下当前的工作,开始运行JTAG下载的新的配置数据。

图7.17 FPGA离线加载原理

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21735

    浏览量

    603175
  • JTAG
    +关注

    关注

    6

    文章

    400

    浏览量

    71680

原文标题:【博文精选】Altera FPGA配置方式之AS/PS/JTAG配置方式

文章出处:【微信号:ChinaAET,微信公众号:电子威廉希尔官方网站 应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    请问lmk04828-EP设置DCLKx的模拟延迟失败,导致时钟不稳定的原因?怎么解决?

    操作过程中发现该寄存器不可写,值固定为全0。) 5)DCLKy输出配置为SYSREF,频率配置为8MHz,脉冲模式。电平为LVDS。 麻烦大家帮忙看看,器件时候支持调整DCLKx模
    发表于 11-12 06:35

    通过DSP6455的MCBSP配置TLV320AIC20,如果想使用LINEI和LINEO,还需要哪些别的配置吗?

    值为1V的信号输入LINEI,可是发现读到的数据和没给信号时并未发生变化。由于操作过程是接收一段时间数据,然后发送一段时间数据,测量LINEO时,可以发现LINEO的输出是断断续续的,说明输出的数据通路应该是正常的。如果想使用LINEI和LINEO,还需要哪些别的配置吗?
    发表于 11-04 07:45

    固化FPGA配置芯片的方式

    FPGA可以反复的重新配置,这就意味着设计者可以不断的反复的下载设计的逻辑做验证。如果出现错误或者需要升级,只需要修改设计,重新下载设计逻辑电路即可。FPGA虽然有重新配置的优势,带来
    的头像 发表于 10-24 18:13 330次阅读
    固化<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>芯片的<b class='flag-5'>方式</b>

    一种简单高效配置FPGA的方法

    本文描述了一种简单高效配置FPGA的方法,该方法利用微处理器从串行外围接口(SPI)闪存配置FPGA设备。这种方法减少了硬件组件、板空间和成本。
    的头像 发表于 10-24 14:57 580次阅读
    一种简单高效<b class='flag-5'>配置</b><b class='flag-5'>FPGA</b>的方法

    DAC348x器件配置和同步

    电子发烧友网站提供《DAC348x器件配置和同步.pdf》资料免费下载
    发表于 10-17 09:51 0次下载
    DAC348x<b class='flag-5'>器件</b><b class='flag-5'>配置</b>和同步

    TMS320F28x引导特性和配置

    电子发烧友网站提供《TMS320F28x引导特性和配置.pdf》资料免费下载
    发表于 09-04 10:57 0次下载
    TMS320F28x<b class='flag-5'>引导</b>特性和<b class='flag-5'>配置</b>

    树莓派4B的WiFi配置过程

    树莓派4B的WiFi配置过程是一个相对直接且灵活的任务,可以通过多种方式完成,包括使用图形用户界面(GUI)、终端命令以及修改配置文件等。以下介绍树莓派4B WiFi
    的头像 发表于 08-30 17:10 1826次阅读

    工控机bios如何修改引导方式

    的需求,例如修改引导方式。 一、工控机BIOS概述 BIOS(Basic Input/Output System,基本输入输出系统)是计算机启动时执行的一段程序,负责初始化硬件设备、检测系统配置、加载
    的头像 发表于 07-01 10:55 1458次阅读

    一键轻松配置 自连配置小程序上线啦!

    ,即能轻松完成配置,让配置工作更加简单、高效。 亮点   在线小程序操作,无需额外安装软件   操作简易,一键轻松完成配置   预置设备库,
    的头像 发表于 06-27 08:41 231次阅读
    一键轻松<b class='flag-5'>配置</b> 自连<b class='flag-5'>配置</b>小程序上线啦!

    FPGA配置模式有哪些?具体配置过程是怎样的?

    与CPLD不同,FPGA是基于门阵列方式为用户提供可编程资源的,其内部逻辑结构的形成是配置数据决定的。那么是如何进行配置的呢?
    发表于 06-19 14:40

    FPGA开发过程配置全局时钟需要注意哪些问题

    FPGA开发过程中,配置全局时钟是一个至关重要的步骤,它直接影响到整个系统的时序和性能。以下是配置全局时钟时需要注意的一些关键问题: 时钟抖动和延迟 :全局时钟资源的设计目标是实现最
    发表于 04-28 09:43

    AMD Xilinx 7系列FPGA的Multiboot多bit配置

    Multiboot是一种在AMD Xilinx 7系列FPGA上实现双镜像(或多镜像)切换的方案。它允许在FPGA中加载两个不同的配置镜像,并在需要时切换。
    的头像 发表于 02-25 10:54 1268次阅读
    AMD Xilinx 7系列<b class='flag-5'>FPGA</b>的Multiboot多bit<b class='flag-5'>配置</b>

    光纤传输信息时的工作过程

    光电转换工作过程如下: 变频器主控芯片将驱动IGBT开关的信息电信号信号转换成光信号,请问这个转换过程是通过什么电路完成的,而且传输驱动信息时是同一相的上下桥臂同时发送的,在发送端是怎么组合驱动
    发表于 02-03 11:33

    FPGA的内部结构工作过程

    可编程逻辑器件包含多个逻辑元件,例如触发器以及可由用户配置的AND和OR门,用户可以在使用专用软件应用程序完成的编程过程中修改内部逻辑和连接。
    发表于 02-02 14:06 661次阅读
    <b class='flag-5'>FPGA</b>的内部结构工<b class='flag-5'>作过程</b>

    如何实现AD9970 LVDS串行输出数据的字边界对齐?

    stream中从哪个位置开始,至哪个位置结束,即判断data word的边界。请问:如何配置AD9970的相关寄存器,配合FPGA完成上述对齐操作?请简述一下大致的操作过程,谢谢!
    发表于 01-01 06:36