0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

一文详解Xilinx高速收发器Serdes

Hx 作者:工程师陈翠 2018-06-26 03:08 次阅读

一、为什么要用Serdes

传统的源同步传输,时钟和数据分离。在速率比较低时(《1000M),没有问题。

一文详解Xilinx高速收发器Serdes

在速率越来越高时,这样会有问题

一文详解Xilinx高速收发器Serdes

由于传输线的时延不一致和抖动存在,接收端不能正确的采样数据,对不准眼图中点。然后就想到了从数据里面恢复出时钟去采样数据,即CDR

一文详解Xilinx高速收发器Serdes

这样就不存在延迟不一致的情况,有轻微的抖动也不会影响采样(恢复的时钟会随着数据一起抖动)。

二 、为什么要用8b10b,64b66b?

1 提供足够的跳变来恢复时钟

一文详解Xilinx高速收发器Serdes

这样还有问题,收发两端必须共地,但往往很难实现。

一文详解Xilinx高速收发器Serdes

于是采样差分信号传输,为了防止共模电压在接收端导致电流过大,使用电流驱动模式。看到接收端有电容进行交流耦合,隔直流。这样又带来一个问题,需要DC平衡。所以有了下面另一个原因。

2 DC平衡,即0和1的数量要相等。

一文详解Xilinx高速收发器Serdes

3 run length,0和1连续出现的最大长度

AGC自动增益控制需要交流分量才能实现放大

一文详解Xilinx高速收发器Serdes

4 comma码,K码

在serdes上面的高速串行流在接收端需要重新串并转化成多字并行,怎么找到字的边界进行对齐呢?

这就需要一个特殊的序列,这就是comma码。

传输过程中需要的一些控制,最好不要和数据冲突了,这就是K码。

基于以上四个原因,就有了8b10b,64b66b的出现。

三 、8b10b编码

8b10b编码一句话概括起来就是把8bit的数据变成10bit的数据,其中所有1或0的个数不会超过6个,并且连续的1或0的个数不会超过4个。这样原本1024的汉明空间编码后就大大减小了。其中有256个data码和12K码控制码。这样数据和控制码不会重合。

一文详解Xilinx高速收发器Serdes

其中K28.1,K28.5,K28.7可以作为分隔码,也叫comma码,用于接收端在串行的数据流中找到字节边界。常用的K28.5即0xBC。因为正常传输的数据也可能有0xBC,怎么区分呢?是有一根单独的控制线,tx_is_K在传输K码时拉高,在传数据时拉低,去控制8b10b的编码模块到底是编码成数据还是控制K码。

四、Xilinx Serdes的几个细节

1.COMMA码使用

K28.5,0xBC,+0101_111100,-1010_000011; 为检测字节分割。

使用其它K码,作为帧开始,帧结束,时钟修正和数据对齐。

2.多字节处理

在数据率比较高的时候,外部位宽可能是2字(16位)或者4字(32位)。这是如果收发双方不约定好在高低哪个字发送comma码,这时是可以检测字边界,但接收端就会出现高低字节翻转的情况。在任意对于单COMMA的数据对齐,选择偶数字节对齐。发送的时候 0x5ABC-》2’b01。

一文详解Xilinx高速收发器Serdes

也可以选择发送组合的comma码,就是把NP的comma拼接起来发送,这样接收端就检测16bit的双字边界。也可以避免上面的情况出现。发送的时候0xBCBC-》2’b11

一文详解Xilinx高速收发器Serdes

注意:decode valid comma only不要选,因为还可能发送其他的K码用于控制。反正8b10b是用的收发器硬核的资源,不用白不用。

3、环回设置:

1.“000”:正常模式

2.“001”:近端PCS环回

3.“010”:近端PMA环回

4.“100”:远端PMA环回

5.“110”:远端PCS环回

注意Xilinx例化的example的文件中配置的环回是预留环回接口的意思,仍然需要另外手动配置。

4、fsm_down状态机

一文详解Xilinx高速收发器Serdes

在Monitor Data_Valid模块,是用的frame_check的正确的信号,校验失败会导致复位GTrxreset。可以不用这个反馈,直接置1。需要手动改一下。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 收发器
    +关注

    关注

    10

    文章

    3428

    浏览量

    105999
  • Xilinx
    +关注

    关注

    71

    文章

    2167

    浏览量

    121402
收藏 人收藏

    评论

    相关推荐

    FPGA设计之GTP、GTX、GTH以及GTZ四种串行高速收发器

    xilinx的7系列FPGA根据不同的器件类型,集成了GTP、GTX、GTH以及GTZ四种串行高速收发器,四种收发器主要区别是支持的线速率不同,图
    的头像 发表于 11-20 12:08 2w次阅读
    FPGA设计之GTP、GTX、GTH以及GTZ四种串行<b class='flag-5'>高速</b><b class='flag-5'>收发器</b>

    详解Xilinx GTX/GTH及2D eye scan的基本原理

    本文介绍Xilinx GT的些概念,对GT没有概念但是有时间的童鞋推荐先看下此文(Xilinx 7系列FPGA 高速
    的头像 发表于 12-15 15:54 1w次阅读

    FPGA高速收发器设计要遵循哪些原则?

    高速收发器(SERDES)的运用范围十分广泛,包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速
    发表于 08-07 06:26

    XILINX收发器问题的解决

    不是表格指示。它可以是几个字符,或突然爆发。这是我第次使用Xilinx收发器,并希望有人遇到类似的问题,并指出我正确的方向导致了这问题。
    发表于 05-05 11:39

    FPGA高速收发器的设计原则有哪些?

    FPGA高速收发器设计原则高速FPGA设计收发器选择需要考虑的因素
    发表于 04-09 06:53

    介绍Xilinx 7系列FPGA收发器硬件设计主要注意的些问题

    引言:本文我们介绍Xilinx 7系列FPGA收发器硬件设计主要注意的些问题,指导硬件设计人员进行原理图及PCB设计。本文介绍以下内容:GTX/GTH收发器管脚概述GTX/GTH
    发表于 11-11 07:42

    FPGA高速收发器设计原则

    FPGA高速收发器设计原则 高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与
    发表于 04-07 22:26 1048次阅读

    基于SERDES收发器和CPRI的电信系统低延迟变化设计

      本文讨论利用带嵌入式SERDES收发器和CPRI链路IP内核的低成本FPGA,来实现电信
    发表于 10-09 16:48 1305次阅读
    基于<b class='flag-5'>SERDES</b><b class='flag-5'>收发器</b>和CPRI的电信系统低延迟变化设计

    说说赛灵思(Xilinx )的FPGA 高速串行收发器

    赛灵思(Xilinx)公司FPGA器件的高速串行收发器类别如下
    发表于 02-11 11:11 6239次阅读
    说说赛灵思(<b class='flag-5'>Xilinx</b> )的FPGA <b class='flag-5'>高速</b>串行<b class='flag-5'>收发器</b>

    Xilinx 7系列GTH收发器运行演示

    首次演示新型Xilinx 7系列GTH收发器,通过背板以13.1 Gb / s的速度运行。
    的头像 发表于 01-03 13:25 4361次阅读

    Xilinx 58Gb/s PAM4收发器的演示

    该演示展示了Xilinx SERDES开发的最新成果,首次公开展示了Xilinx 58Gb / s PAM4收发器
    的头像 发表于 11-29 06:21 2365次阅读

    关于高速串行收发器的重要概念和注意事项

    此篇文章深入浅出介绍了关于高速串行收发器的几个重要概念和注意事项,为方便知识点复习总结和后续查阅特此转载,原文标题及链接为:xilinx 高速收发器
    的头像 发表于 08-10 09:12 2966次阅读
    关于<b class='flag-5'>高速</b>串行<b class='flag-5'>收发器</b>的重要概念和注意事项

    Xilinx 7系列FPGA收发器架构之硬件设计指导(

    引言:本文我们介绍Xilinx 7系列FPGA收发器硬件设计主要注意的些问题,指导硬件设计人员进行原理图及PCB设计。本文介绍以下内容:GTX/GTH收发器管脚概述 GTX/GTH
    发表于 11-06 19:51 35次下载
    <b class='flag-5'>Xilinx</b> 7系列FPGA<b class='flag-5'>收发器</b>架构之硬件设计指导(<b class='flag-5'>一</b>)

    介绍种采用光SerDes而非电SerDes高速收发器

    同时介绍种采用光电集成威廉希尔官方网站 的,即采用光SerDes而非电SerDes高速收发器
    的头像 发表于 04-01 09:28 1638次阅读

    SERDES关键威廉希尔官方网站

    Xilinx公司的许多FPGA已经内置了个或多个MGT(Multi-Gigabit Transceiver)收发器,也叫做SERDES(Multi-Gigabit Serialize
    的头像 发表于 07-29 16:47 991次阅读
    <b class='flag-5'>SERDES</b>关键威廉希尔官方网站