0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

了解SERDES基础概念,快速进入高速系统设计

DIri_ALIFPGA 来源:互联网 作者:佚名 2018-01-30 08:55 次阅读

在目前主流厂商的高端FPGA 中都集成了SERDES(串并收发单元)硬核,如Altera的Stratix IV GX器件族内部集成的SERDES单通道支持600Mbit/s到8.5Gbit/s数据熟率,而Stratix IV系列器件族还集成支持150Mbit/s到1.6Mbit/s的高速差分信号接口,并增强了其动态相位调整(DPA,Dynamic Phase Alignment)特性;Xilinx的Virtex II Pro内嵌的SERDES单通道支持622Mbit/s到3.125Mbit/s的数据速率,而Virtex II Pro X内嵌的SERDES单通道支持2.488Gbit/s到10.3125Gbit/s的数据速率;Lattice的高端SC系列FPGA内嵌的SERDES单通道支持622Mbit/s到3.4Gbit/s的数据速率,而其多款可编程系统级芯片FPSC(FPSC,Field Programmable System Chip)内嵌的不同性能的SERDES单通道支持400Mbit/s到10.709Gbit/s的数据速率。

在FPGA中内嵌诸如SERDES的硬核,可以大大地扩张FPGA的数据吞吐量,节约功耗,提高性能,使FPGA在高速系统设计中扮演着日益重要的角色。

在阐述SERDES基础概念的基础上,讨论Stratix IV GX的SERDES与DPA结构,通过对典型高速系统设计举例和对高速PGB设计注意事项的介绍,引领读者进入高速系统设计的世界。

SERDES的基础概念

这里将介绍SERDES的基本概念,并介绍SERDES相关的专有名词:眼图(Eye-diagram)、眼图模板、抖动(Jitter)、容忍度(tolerance)、功耗(Power Consumption)、预加重(Pre-emphasis)、均衡(Equalization)、8B/10B编码等。

SERDES的概念

SERDES是SERializer和DESerializer的英文缩写,即串行收发器。顾名思义,它由两部分构成:发端是串行发送单元SERializer,用高速时钟调制编码数据流;接端为串行接收单元DESerializer,其主要作用是从数据流中恢复出时钟信号,并解调还原数据,根据其功能,接收单元还有一个名称叫CDR( Clockand data Recovery,时钟数据恢复器)或CRU( Clock RecoveryUnit,时钟恢复单元)。如图,所示为10根数据线的串行传输和解串行接收示意图,10 根100MHZ的信号线入SERDES器件产生串行码流,时钟也调制到码流内,反过来通过它恢复并行的数据和时钟。SERDES威廉希尔官方网站 的应用很好地解决了高速系统数据传输的瓶颈(特别是背板传输应用),节约了单板面积,提高了系统的稳定性,是高速系统设计的强有力支撑。

阐述SERDES的基础概念

阐述SERDES的基础概念

10:1SERDES功能示意图

眼图与眼图模板

SERDES的最重要的两个参数指标是传输速率和传输长度,即在符合误码率要求的以何种传输速率可以传输多长距离。其形象的评价方法是利用眼图,眼图的高和宽反映了信号的传输质量,如图所示为Altera Stratix IV GX器件眼图实例。

阐述SERDES的基础概念

AlteraStratix IV GX器件眼图实例

眼图模板是用于对比眼图质量的参考系,常见的眼图模版有两种:菱形模版和六边形模版。如图所示为菱形眼图模版示意。

阐述SERDES的基础概念

菱形眼图模版示意

其中,众轴是眼图的高度,单位是Mv,用以表示正确接收的差分信号的幅度,和接收端可正确恢复信号的电平需求直接相关;横轴是眼图的宽度,单位是UI或ps,用以表示无码间干扰的接收时间,和接收端分辨两个相邻码元的能力直接相关。UI,Unit Interval的缩写,即1bit数据周期的对应时间,例如对于1Gbit/s的眼图1UI是1ns。评价眼图的标准是眼的张开的程度要大,并且眼线要清晰。眼线清晰说明整个系统抖动小,准确度高;眼图的张开程度大,说明接收的信号幅度大,时间抖动小,这样对接收端的幅度和时间上的容忍度要求就更低,正确恢复信号的概率就更高。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603018
  • 抖动
    +关注

    关注

    1

    文章

    69

    浏览量

    18860
  • 功耗
    +关注

    关注

    1

    文章

    810

    浏览量

    31937
  • 眼图
    +关注

    关注

    1

    文章

    67

    浏览量

    21124
  • SerDes
    +关注

    关注

    6

    文章

    198

    浏览量

    34908

原文标题:SERDES高速系统(一)

文章出处:【微信号:ALIFPGA,微信公众号:FPGA极客空间】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    高速SerDes应用的PCB设计要点

    速度最快的SerDes单一通道的带宽已达112Gbps,支持PAM4编码。如此高的速率,使得在整个系统中实现高速信号布线会面临许多许多设计难题。
    发表于 03-22 15:37 4223次阅读

    SerDes的威廉希尔官方网站 原理 SerDes的重要概念和威廉希尔官方网站 概述

    SerDes是SERializer(串行器)/DESerializer(解串器)的简称,是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信威廉希尔官方网站 。
    的头像 发表于 11-14 09:32 1.5w次阅读
    <b class='flag-5'>SerDes</b>的威廉希尔官方网站
原理 <b class='flag-5'>SerDes</b>的重要<b class='flag-5'>概念</b>和威廉希尔官方网站
概述

    SerDes威廉希尔官方网站 优势明显,解决车内高速传输难题

    电子发烧友网报道(文/李宁远)SerDes是SERializer串行器和DESerializer解串器的简称,串行器/解串器在发送端将多路低速并行信号被转换成高速串行信号,经过传输媒体,最后在接收端
    的头像 发表于 10-12 09:02 2321次阅读

    新型EMI敏感和高速SERDES系统供电方案

    为 EMI 敏感和高速 SERDES 系统供电
    发表于 05-21 14:34

    FPGA SERDES接口电路怎么实现?

      串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES
    发表于 10-23 07:16

    高速SERDES接口在网络方面有哪些应用?

    SERDES结构是怎样构成的?高速SERDES接口在网络方面有哪些应用?
    发表于 04-28 07:19

    Nautilus UDI方案是如何实现高速SerDes测试的?

    随着SerDes芯片集成度,复杂度,传输速率的不断提高,传统的自动化测试系统已经无法满足SerDes测试速率需求。为解决该测试难题,通过Nautilus UDI方案的导入,成功得实现了32 Gbps
    发表于 05-10 06:58

    请问超高速SerDes在芯片设计中的挑战是什么?

    请问超高速SerDes在芯片设计中的挑战是什么?
    发表于 06-17 08:49

    高速SerDes PCB设计的相关资料分享

    SerDes/Differential Pair-- The Feature of High Speed Designreference list– reference1:link 应对未来高速
    发表于 11-12 06:46

    LatticeECP4高速可配置SERDES

    电子发烧友网: 本文主要讲述的是 LatticeECP4 高速可配置SERDES。 LatticeECP4 FPGA系列结合了高性能 FPGA 结构、高性能I/O和多达16个通道的嵌入式SERDES,带有相关的物理编码子层(PC
    发表于 06-12 10:41 1638次阅读
    LatticeECP4<b class='flag-5'>高速</b>可配置<b class='flag-5'>SERDES</b>

    FPGA与IOT的快速发展 SerDes接口威廉希尔官方网站 大显身手

    随着物联网(loT)的快速发展,未来将会存在海量的数据。大数据时代,对数据的处理提出更高的要求,传统并行接口越来越难以满足系统对传输宽带的要求,过去主要用于光纤通信威廉希尔官方网站 SerDes正在取代传统并行
    发表于 07-28 12:05 1318次阅读

    为 EMI 敏感和高速 SERDES 系统供电

    为 EMI 敏感和高速 SERDES 系统供电
    发表于 03-19 04:23 12次下载
    为 EMI 敏感和<b class='flag-5'>高速</b> <b class='flag-5'>SERDES</b> <b class='flag-5'>系统</b>供电

    高速SerDes PCB 设计

    SerDes/Differential Pair-- The Feature of High Speed Designreference list– reference1:link 应对未来高速
    发表于 11-07 10:21 47次下载
    <b class='flag-5'>高速</b><b class='flag-5'>SerDes</b> PCB 设计

    介绍一种采用光SerDes而非电SerDes高速收发器

    同时介绍一种采用光电集成威廉希尔官方网站 的,即采用光SerDes而非电SerDes高速收发器。
    的头像 发表于 04-01 09:28 1626次阅读

    什么是SerDesSerDes的应用场景又是什么呢?

    首先我们要了解什么是SerDesSerDes的应用场景又是什么呢?SerDes又有哪些常见的种类?
    的头像 发表于 06-06 17:03 1w次阅读
    什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>的应用场景又是什么呢?