0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

超强集成抗ESD型MOSFE介绍

静芯微 来源:jf_65561982 作者:jf_65561982 2024-09-21 11:32 次阅读

【新品发布】超强集成抗ESDMOSFET

栅源IEC6100-4-2接触放电大于±6kV

一、引言

MOSFET损坏的主要原因包括静电损坏、过压、过流、过热和寄生振荡等。为了预防和解决这些问题,可以采取一系列措施,包括合理设计电路、做好静电与浪涌防护、选择合适的MOSFET型号、加强散热设计以及定期检查和维护。

二、MOSFET简介

MOSFET,全称金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET),是一种广泛使用的电子器件,在现代电子电路中扮演着至关重要的角色。MOS管的核心结构包括栅极(Gate, G)、源极(Source, S)和漏极(Drain, D)三个引脚。

三、MOSFET分类

在探讨场效应管(MOSFET)的分类时,我们可以将其划分为两大类:基于沟道类型和材料特性。

按沟道分类,场效应管分为PMOS管(P沟道型)和NMOS管(N沟道型)。

按材料特性分类,场效应管可以分为增强型MOS管和耗尽型MOS管。

增强型MOS管:无论是PMOS还是NMOS,当栅极-源极电压Vgs为零时,漏极电流均保持为零。

耗尽型MOS管:耗尽型MOSFET在Vgs为零时,漏极电流已经存在,即沟道已经部分或完全形成。

结合上述分类,我们可以得出四种基本的MOSFET类型:增强型PMOS、增强型NMOS、耗尽型PMOS和耗尽型NMOS。在实际应用中,以增强型NMOS和增强型PMOS为主流。这主要是因为增强型MOSFET在电压为0时,D极(漏极)和S极(源极)之间不会自然导通,这一特性使得电路设计更加灵活,易于控制。此外,随着半导体工艺的发展,增强型MOSFET的制造成本逐渐降低,性能不断提升,进一步巩固了其在市场中的主导地位。

wKgaombtJUqATZriAAAmKmssDgE996.png

编辑

3.1结构与工艺分类

VDMOS(垂直双扩散MOS):

优点:适用于高压领域,面积较小,耐压值高,寄生电容小,开关速度快,抗干扰能力强。

缺点:导通电阻较大,能量损耗较高;漏电流较大,影响工作效率和稳定性。

wKgZombtJUqAWjTSAAAykuiGhHQ306.png

编辑

Trench MOS(沟槽MOS):

优点:导通电阻低,寄生电容小,开关性能优异,适用于低压高速场景,能耗较低。

缺点:无法应用在高压领域,抗冲击能力弱,限制极端应用。

wKgZombtJUuAba6bAAA-xejhHxQ128.png

编辑

SGT MOS(屏蔽栅沟槽MOS):

优点:基于Trench,米勒电容较小,开关损耗较低,效率较高,适用于中低压领域。

缺点:工艺较复杂,成本较高,不适用于成本敏感应用。

wKgaombtJUuALlibAABEln6zvrc719.png

编辑

SJ MOS(超结MOS):

优点:超结结构内阻较低,栅极电荷小,开关响应速度快,适用于高压领域。

缺点:防浪涌能力较弱,需要额外保护来应对高电流冲击。

wKgZombtJUyALrknAABU5kEDoJ4027.png

编辑

IGBT MOS(绝缘栅双极型MOS):

优点:导通电阻低,效率较高,适用于高频领域,易于驱动,集成度高,小空间实现大功率。

缺点:充电时间较长,器件性能易受温度影响,制作成本复杂需要考虑经济性。

wKgaombtJUyAfuSwAAAoboE5g00441.png

编辑

SIC(碳化硅 MOS)

优点:在高温环境中性能稳定,适用于恶劣环境,导通损耗低,耐压能力高,是永远TV高压应用场景。

缺点:成本较高,材料和工艺上任存在一些问题,可靠性有待提高,威廉希尔官方网站 成熟度有限,驱动电路要求较高。

wKgZombtJU2AUqa_AAAWJ1_pKEY913.png

编辑

GaN (氮化镓MOS)

优点:导电能力强,有更高的击穿电压和耐高温能力,相比于其他MOS,有这更高的开关响应速度,和更短的开关时间,由于GaN材料的原因,导致它导通电阻更低。

缺点:制造过程复杂,成本较高,威廉希尔官方网站 成熟度有限,同时GaN材料是脆性材料,对应力较敏感,在应用中需要注意器械以及热管理,以防器件失效。

wKgaombtJU2AUKOnAAAUlloVzpc583.png

编辑

3.2 栅极源极是否集成ESD

MOS管一个ESD敏感器件,它本身的输入电阻很高,而栅-源极间电容又非常小,所以极易受外界电磁场或静电的感应而带电(少量电荷就可能在极间电容上形成相当高的电压(想想U=Q/C)将管子损坏)又因在静电较强的场合难于泄放电荷,容易引起静电击穿。静电击穿有两种方式:一是电压型,即栅极的薄氧化层发生击穿,形成针孔,使栅极和源极间短路,或者使栅极和漏极间短路;二是功率型,即金属化薄膜铝条被熔断,造成栅极开路或者是源极开路。JFET管和MOS管一样,有很高的输入电阻,只是MOS管的输入电阻更高。

静电放电形成的是短时大电流,放电脉冲的时间常数远小于器件散热的时间常数。因此,当静电放电电流通过面积很小的pn结或肖特基结时,将产生很大的瞬间功率密度,形成局部过热,有可能使局部结温达到甚至超过材料的本征温度(如硅的熔点1415℃),使结区局部或多处熔化导致pn结短路,器件彻底失效。这种失效的发生与否,主要取决于器件内部区域的功率密度,功率密度越小,说明器件越不易受到损伤。判断一款MOS管是否带ESD功能,需要根据产品的电路图来分析判断。

带ESD功能的MOS管电路图如图所示:

wKgZombtJU-AOyqrAAAe41_JVcg186.png

编辑

不带ESD功能的MOS管电路图:

wKgaombtJVCAakAtAAAUIlpr24E505.png

编辑

在金属氧化物半导体场效应晶体管(MOSFET)的设计中,采用一层薄薄的氧化物作为绝缘层,它将栅极与晶体管的核心工作区域分隔开。然而,与微处理器中的MOSFET类似,功率MOSFET的栅极氧化层也异常脆弱,极易受到静电放电(ESD)的威胁。ESD现象一旦发生,可能会引发栅极氧化层的崩溃,导致设备出现严重故障,甚至仅仅是轻微的损坏也会对其性能与寿命造成影响。所以带ESD功能的MOS管应运而生,他能有效的抵御静电放电与低等级浪涌的瞬变冲击,为MOS管提供安全可靠的工作环境。

wKgZombtJVGAaZwKAABZJqPdaRk739.png

编辑

传统集成ESD MOS管剖面结构

3.2MOSFET集成ESD的意义

静电击穿是指当电子设备表面或内部积累了较高的静电电荷时,当电荷电势达到它周围环境所能承受的上限时,会发生放电现象。对于MOS管,静电击穿会导致器件的失效,甚至损坏。静电击穿可能会通过多种方式发生,下面将介绍几种常见的原因:

1.静电放电:静电放电是导致MOS管静电击穿的主要原因之一、当人体或相关设备表面具有大量的静电电荷时,当它们与MOS管接触时,可能会发生静电放电,导致器件受损。

2.高压电源的不稳定性:如果MOS管周围的电源电压不稳定,例如电源电压突然升高,可能会导致MOS管的静电击穿。这是因为电源电压的突然变化可能会引起电场的不均匀分布,并导致局部高电场区域的形成。

3.PCB设计缺陷:设计PCB(Printed circuit Board)时,如果不合理地布局MOS管,可能会发生静电击穿。例如,如果MOS管的引脚距离较近,电压差较大,并且没有采取适当的隔离措施,就容易发生静电击穿。

为避免MOS管静电击穿,以下是一些相关的防护措施:

1.接地:建立良好的接地系统是防止静电击穿的重要措施之一,

通过将设备或器件的外壳或引脚接,可以将静电电荷释放到地面,减少MOS管受到静电冲击的风险。

2.防静电手腕带和鞋子:在处理电子设备或器件时,使用防静电手腕带和鞋子非常重要。这些工具可以将人体的静电电荷通过接地导线释放,保护MOS管不受静电冲击。

3.防静电包装:在存储或运输MOS管时,可以使用防静电包装材料,如导电泡沫或防静电袋,以降低静电冲击的风险。

4.PCB设计优化:在设计PCB时,应注意合理布局MOS管,避免引脚距离过近,并采取适当的隔离措施,以减少静电击穿的可能性。

5.使用静电解除设备:静电解除设备可以通过释放电磁波或多段脉冲来中和积累的静电电荷,从而保护MOS管免受静电冲击。

6.使用使用栅极源极集成了ESD的MOS管,通过增强MOSFET健壮性来简化系统静电防护工作,但目前市场上大部分集成ESD MOSFET有很多缺点。针对该情况,静芯在器件结构与工艺进行创新,推出增强型ESD MOSFET,为客户提供更多选择。

四、湖南静芯增强ESD型MOSFET介绍

湖南静芯推出超强抗ESD集成型MOSFET型号ES1N20AK,应用于DC-DC转换,电源开关以及充电电路等。该器件在SOT-23-3L封装内集成ESD器件,使MOS管在无ESD保护的情况下GS端有IEC 6kV,HBM8 kV的静电防护能力,和业内竞品相比,栅极漏电流与输入电容明显降低,防护性能显著提高,性能提升明显。传统带ESD MOS管,ESD 人体模型(HBM)防护能力在2kV左右,栅极漏电流IGSS在5至30uA左右,且集成ESD功能多由栅极集成串联poly(多晶)电阻方式来解决ESD问题,原理是在栅极串联一个比较大的电阻,造成了MOS管开关时间变长,高频领域应用受限。同时由于传统集成ESD MOSFET工艺复杂,一般情况会比不带ESD MOSFET价格高30%~40%。

与传统带ESD MOS器件相比,湖南静芯的增强ESD型MOSFET系列,人体模型(HBM)防护能大于±8kV,IEC61000-4-2 Contact 标准防护能力大于±6kV,栅极漏电流IGSS 典型值为1~10nA(MAX<100nA),栅极电阻与传统不带ESD MOS管一致,对MOS管的栅极性能基本没有影响,抗静电能力领先市面上传统集成ESD MOSFET很多,且不影响高频领域的使用。湖南静芯提出创新工艺,使得公司增强ESD型MOSFET系列成本与常规不带ESD MOS成本非常接近,为客户提供了高性价、高静电能力的MOSFET新选择。    

wKgaombtJVGAfApCAAETMvLllec726.png

编辑

4.1静芯集成ESD MOSFET与传统集成ESD MOSFET参数对比:

ES1N20AK N型200VMOSFET,IGSS低至±100nA,ESD防护能力人体模型(HBM)>±8kV,61000-4-2(IEC)>±6kV,相较于市面上的同类型防护器件,在同等的测试环境中,拥有更低的IGSS栅极漏电流,更高的ESD防护能力以及更低的输入输出电容。ES1N20AK与市场上传统集成ESD MOSFET产品规格书参数对比如图所示:

wKgZombtJVKAfyKoAAEkfQsnx-Q931.png

编辑

ES1N20AK与市场上同类型传统集成ESD MOSFET产品的实测数据对比如图所示:

wKgaombtJVKAWes8AAES8pXNpD8972.png

编辑

ES1N20AK带ESD MOS管电气参数表:

wKgaombtJVWAFshwAAH3wtf2MII069.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • MOSFET
    +关注

    关注

    147

    文章

    7164

    浏览量

    213295
  • 静电
    +关注

    关注

    1

    文章

    507

    浏览量

    36386
  • 晶体管
    +关注

    关注

    77

    文章

    9693

    浏览量

    138191
收藏 人收藏

    评论

    相关推荐

    设计PCB时ESD的方法

    ;><strong>设计PCB时ESD的方法</strong></font></p&
    发表于 12-02 16:42

    电子元器件ESD威廉希尔官方网站 讲义

    电子元器件ESD威廉希尔官方网站 讲义
    发表于 08-17 15:16

    供应超强风球形转台

    `本系统采用超强风云台、激光照明器、透雾摄像机、透雾镜头、红外热成像,通过科学、先进的手段集合而成,具有背景反差好、成像清晰、使用高分辨率低照度彩转黑摄像机,可进行昼夜连续监控,夜间最远可发
    发表于 06-23 14:20

    ESD片上集成设计指标解读

    [size=1em]导读静电是影响集成电路芯片可靠性的关键因素之一,为保证片上静电器件有效地保护芯片,其设计指标需要满足特定ESD设计窗口要求,正确理解指标含义有助于明确特定IC对ESD器件提出
    发表于 02-26 09:46

    【转】ESD的pcb布线设计和布局

    ESD的PCB布局与布线设计和一般的PCB布局有所不同,有许多技巧,大家在日常的设计中也有所领悟,在这里我也为大家总结了一些ESD的PCB布局与布线设计技巧,希望能对大家有所帮助。
    发表于 10-02 12:47

    PCBESD的设计原则

    。那么,PCB在设计、生产过程中,应该如何ESD呢?金 百泽给大家简单介绍:首先在电路设计上,应当减少环路面积。因为环路具有变化的磁通量,电流的幅度与环的面积成正比,环路越大,则磁通量越大,则就能
    发表于 02-22 17:45

    PCB的设计方法和ESD设计规则

    ESD,PCB的设计很容易忽略的一个方面附件88d384a5-c561-46fc-b05a-b3fea8b0d72a.rar.zip190.5 KB
    发表于 03-12 15:28

    ESD扰度应当如何考虑和设计?

    硬件工程师在设计产品时,ESD扰度是一个重要的考虑指标。静电对于大部分电子产品来说都存在危害,射频模块对静电更加敏感。那么针对射频模块类产品,ESD扰度应当如何考虑和设计呢?关于
    发表于 10-22 12:07

    设计PCB时如何很好的防范ESD

    设计PCB时如何很好的防范ESD
    发表于 04-25 08:26

    电子元器件ESD威廉希尔官方网站 讲义

    电子元器件ESD威廉希尔官方网站 讲义:引  言 4第1 章  电子元器件ESD损伤的基础知识 51.1  静电和静电放电的定义和特点 51.2  对静电
    发表于 11-20 15:51 219次下载

    功率MOSFE变换器

    功率MOSFE变换器 T1为与期望电压相匹配的
    发表于 09-18 16:45 604次阅读
    功率<b class='flag-5'>MOSFE</b>变换器

    电子元器件ESD损伤基础知识

    电子元器件ESD损伤基础知识,电磁兼容相关。
    发表于 05-19 16:40 0次下载

    如何实现PCB的ESD设计

    在PCB板设计时,可以通过分层、恰当的布局布线和安装实现PCB的ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。以下是一些常见的防范措施。
    发表于 05-13 15:07 629次阅读

    PCB板设计时怎样ESD

    在PCB板设计时,可以通过分层、恰当的布局布线和安装实现PCB的ESD设计。
    的头像 发表于 08-15 13:52 1317次阅读

    AMIS42665 CAN 收发器 ESD

    AMIS42665 CAN 收发器 ESD
    发表于 11-15 19:46 0次下载
    AMIS42665 CAN 收发器<b class='flag-5'>抗</b> <b class='flag-5'>ESD</b>