隔直电容放在高速串行信号的驱动端还是接收端好？

在高速串行电路中，隔直电容放到哪里好呢？一些工程师的回答无非会是两种情况：放到驱动端或者是放到接收端。

有人说放到接收端，原因是：由于信号从驱动端通过传输线到接收端，期间会造成衰减，上升时间也会延长，当信号最终到达接收端的电容时，大部分的高频分量已经没有了，反射减少了，因此能有更多的信号到达接收端。（时域）

一个SI工程师可能会告诉你：对于所有的无源链路，链路中所有的元素都是互相影响的，整个拓扑也是有关联的，不管信号是向前传还是向后传都是一样的。因此，跟电容放哪没关系。（频域）

为了解决这个问题，下边用简单的方法，通过时域和频域的数据来分析一下这个问题。以一个简单的拓扑为例，其中包括一段较短的传输线，一段较长的传输线，几个过孔以及靠近其中一端的电容，如图1所示：

图1 简单的拓扑结构示意图（DC隔直电容靠近接收端）

创建每一个拓扑模型需要大量的工作，本例中，忽略了复杂的东西，仅使用简单的集总模型来解释这个概念。所用的理论同与精确复杂模型的一样。

图2显示了一致、均匀、无源及因果性的传输线的RLGC参数，传输线的特性阻抗为50Ω，损耗角为0.0016，线宽为3mil，DK值为3.9，传输延时在1G时大约为173ps/inch。

图2 传输线阻抗（左图）；传输线的延时（右图）

过孔赋为简单的2pf集总并联电容的模型，如图3所示：

图3 用并联电容表示

最后电容赋的模型是串联的R-L，代替内部寄生参数，在每个末端加上一个并联电容并连到传输线上，来表示焊盘和过孔，如图4所示。

图4

但是对于电容模型，去掉其中主要的串联电容，这有助于建立仿真的DC路径及进一步的TDR信号分析。即使这听起来有点不可思议，但是大部分高速信号协议在低于100MHz的时候都是直流平衡编码。在这些频率点以上，在适当位置加上串联电容或者短路的模型跟图4中的看起来一样，并且需要在关注的频率点加上寄生电感和限流电容。各部分模型建好后，串联起来，现在来回答开始的问题，如图1，我们需要考虑两件事：

a．Port-1是驱动端，Port-2是接收端（电容靠近接收端）

b．Port-2是驱动端，Port-1是接收端（电容靠近驱动端）

在Port-1上输入一个脉冲，在Port-2上观察响应，然后反向来（在Port-2上输入信号，在Port-1上观察响应）。如果第一个人说的对，理论上会有非常大的不连续，那么我们应该可以看到接收端波形的差别。

图5 时域脉冲（左图）；前向和后向损耗（右图）

这里问题来了，图5中两种情况下的结果基本上没区别，意味着对于这个拓扑和参数来说，电容不论是放到驱动端还是接收端并没有影响。那么第二种说法呢？S参数的相关性（对于两端口的无源网络，S21=S12），根据结果，在这点时域的观点是错的，频域的观点是正确的。但是，让我们再进一步分析。

图6显示了TDR和两端的回波损耗。通过TDR曲线可以清楚的看到拓扑中的每一个部分，Port-2距离隔直电容近，比Port-1的TDR不连续性大的多，类似，在频域可以看到Port-2的回损比Port-1差好多。

由于拓扑不对称，S11不等于S22，可能由于这个让人觉得电容的位置会有影响，但是事实是，在这个简单的例子中，信号向前传输或者是向后传输是一样的，如图5所示。

图6 TDR曲线（端口1和2）；回波损耗（S11和S22）

那么电容的位置到底有没有影响？现在创建一个拓扑，总长度保持在11inch，将电容以不同的增量从一端移动到中心，理论上我们应该看不到区别。

图7在接收端观察到的上升时间（左图）；整个脉冲波形，放大了反射（右图）

从图7中可以看到一个有趣的现象，当电容从驱动端移动至传输线中间时，可以看到以下现象：

1．接收端的信号有变化，证明了电容在传输线的不同位置结果是不同的。

2．但是确定了一个位置时，不管驱动在左边还是在右边，在接收端产生的信号是相同的。

3．当将电容从传输线的中心位置移动到两端的时候，可以观察到两端之间的反射脉冲在不同时刻。

4．当隔直电容分别被放到每一端时，大部分的带宽都在上升沿，如图7所示。

事实上简单的看一下谐振的位置，目测每一个谐振点的起始位置，就可以找到隔直电容在某一端的大概位置。

图8 每一类长度的1/2谐波

图8中，通过计算后，到一端的距离为1.3243inch，近似为1inch。3.06inch近似为3inch，5.07inch和6inch近似为5inch。为什么有两个点都近似为5inch？当把电容放到距离一端5inch的地方时，它也是距离另一端6inch的地方，因为总的线长是11inch。在5inch处，可以看到电容两侧的1/2谐波。

当然这些不连续脉冲会继续来回几次直到传输线的自然损耗将其衰减。在计算眼图时，这些点会干扰后续的部分，最终大大降低接收端眼图的质量。

那么如果传输线上有更多的损耗，这些令人厌烦的谐振又会如何呢？下边来试一下。

图9 每一种介质损耗的谐振（左图）；损耗（右图）

图9中通过改变介质损耗角，可以看一下信号大体上是如何降低的，但是同样谐振点较小，在很多情况下，可以利用损耗来衰减谐振点。

接下来再进一步的试验，测试前，需要考虑驱动源及接收端输入阻抗为50Ohm，完全与传输线的阻抗匹配。如果将电容放到驱动端会发生什么，同时改变源端阻抗，从40Ohm变到50Ohm，而接收端阻抗保持在50Ohm。

图10 40ohm和50ohm远端阻抗的结果

从图10可以看出，正如预期的那样，源端阻抗变化时电压的稳态值，但是不连续点的大小总体上并没有受到太大影响，不过并不是说源端和电容的不连续点不会改变信号的幅度，最终是会的。传输线的不连续性和两端的不连续性之间的差异会对上边提到的1/2谐波幅度产生直接的影响。实际上是由于该值的不连续，1/2谐波会转化成1/4谐波。

在这个特定的例子下，源端阻抗为40-55欧姆，除了脉冲稳定状态下的高电平像预期的一样变化，从波形的整体上看基本上没受太大影响。

看一下电容在两个不同位置时所有的差分阻抗，如图11所示，可以看出影响这些点的主要是电容的位置，不是驱动端的阻抗。

图11 在源端0.1inch处加电容（左图）；在源端3inch处加电容（左图）

如果将里边的电容都去掉，上边的仿真拓扑都是对称的，意味着在两端均有相同数量的不连续点，那么问题是如果拓扑不是均匀的会如何呢？比如在靠近一端处有个连接器，或者其他东西，为了验证这个问题，简单的将一端的过孔加倍。然后同时跑两个例子，第一个是有隔直电容的，到via4的距离为10inch，第二个的隔直电容到via4的距离为1inch。

从图12可以看出，这两个拓扑的结果从时域和频域都是不一样的。当隔直电容距离4pf的via（via4）更近时反射比较大。不要认为电容距离不连续性大的一侧就是最差的选择，可能不是，很难说这对每种情况都适用，仅仅取决于你的拓扑及不连续的类型及如何利用这些不连续点来放置电容。关键是尝试通过减小反射来放置电容，从信号角度来看不管接收还是发送都没有影响。

图12 阶跃响应（左图）；损耗（右图）

考虑到其他因素也是很重要的，比如可拆卸接口，热插拔，短路保护等等，都会影响放置电容的位置。但是从SI的角度看可以得出结论：

1.电容的放置应当尽量降低传输线的不连续。可以想象，电容的不连续性越小，产生的反射越小。

2.整体上电容应当离驱动端或者接收端较近，距离（Delay）最好小于1/2个UI的的长度，这样会有利于减小对眼图的影响，避免眼图裕量的减少。

3.当电容的位置确定了，就不要再考虑拓扑的外观，跟哪端是驱动端没关系。

现在来看最开始的问题，确实我们可以说两种都是对的：电容在哪没关系（从时域角度来分析），但是当我们确定了拓扑后，就不再管驱动是在哪端了，只要靠近驱动或者发送端即可（频域）。