0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cortex R52内核Cache的相关概念(2)

瑞萨MCU小百科 来源:瑞萨MCU小百科 2024-07-15 10:35 次阅读

Cache相关概念

3Outer&Inner R/W allocate

表示分配方式为外部和内部都是读写分配。

读/写分配是一种内存访问策略,用于确定处理器在访问内存时是否需要将数据加载到高速缓存中。具体来说:

读分配:当处理器需要从内存中读取数据时,如果该数据不在高速缓存中,则会将相应的数据块加载到高速缓存中,以便处理器能够更快地访问和处理数据。

写分配:当处理器需要向内存写入数据时,如果写入的数据不在高速缓存中,则会先将相应的数据块加载到高速缓存中,并在高速缓存中进行写操作,然后再将更新后的数据写入到内存中。读/写分配可以影响系统的性能表现,合理选择读/写分配策略可以提高数据访问的效率和速度。

如果外部和内部都是读/写分配,表示处理器在与外部存储器和内部缓存之间的数据交互时,都采用读/写分配的方式来管理数据的加载和写入操作。这样的设置可以根据具体场景提高数据访问的效率和性能。

4Write-Back,Write-Through

Write-back写回,和Write-Through写透是两种不同的缓存策略,它们在处理器访问数据时的行为有所不同:在写回策略下,当处理器要写入数据时,数据首先被写入到缓存中,而不是直接写入到内存中。只有在缓存行被替换出去时,才会将被修改的数据写回到内存中。这样可以减少对内存的频繁写入操作,提高缓存的利用率和性能。

在写透策略下,当处理器要写入数据时,数据会同时被写入到缓存和内存中。每次写操作都会导致数据被同步写入到内存,确保内存和缓存中的数据一致性。虽然可以保证数据的一致性,但可能会增加写操作的延迟。

效率上来说,写回策略通常比写透策略效率更高。这是因为写回策略减少了对内存的频繁写入,利用了缓存的特性来减少内存访问次数,提高了系统整体的性能。然而,写回策略需要额外的控制逻辑来管理缓存中数据与内存之间的一致性,因此需要更多的硬件支持。选择哪种策略取决于系统的设计需求和性能优化目标。

5Outer&Inner non-allocate

外部和内部都是非分配的意味着在存储器属性中指定了不进行分配(non-allocate)的方式。这意味着处理器在访问这种类型的内存时,不会将数据加载到高速缓存中进行缓存,而是直接在内存中读取或写入数据。

当外部和内部都是非分配时,处理器在访问这段内存时不会将其内容缓存起来,而是每次都直接从内存读取或写入数据。这种方式可能会增加内存访问的延迟,但可以确保处理器访问的数据是最新的,适用于对数据实时性要求较高的场景。

6Outer&Inner non-cacheable

表示外部和内部都不开缓存

7Non-transient可以理解为非瞬态

"transient" 通常用来描述一种短暂存在或暂时性的状态或属性。而 "non-transient" 则表示相反的情况,即不是短暂的或不是暂时的。

在代码中提到的 "non-transient" 和 "transient" 可能用来描述内存访问属性的持久性或持续性。例如,如果一个内存区域被标记为 "non-transient",可能意味着该区域的属性在一段时间内保持不变,而不是临时性的或随机变化的。

0bfe59a8-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

这里要注意的一点是:如上图红框所示CortexR52的内核的write-back被当成是write-through来对待。

System ram的MPU配置说明

0c3a20a0-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

这里的ATTRINDEX1对应的就是Attr1的配置,其它的序号也是一一对应的。

0c6464f0-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

Attr1可以看出他的配置是正常存储设备,内外部读写分配,并且是写透的cache策略,这面要注意的是,打开cache一定要是non_shareable

我们再看一下下图中System RAM mirror:的MPU配置策略与system ram正好相反,ATTRINDEX3对应的Attr3是没有使能cache,却是“outer_shareable”的状态。这个也好理解,因为开cache,又开共享的话会影响数据一致性的。

0c795734-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

下个章节将介绍Cortex R52具体的缓存操作的实践和性能测试。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19286

    浏览量

    229824
  • 内核
    +关注

    关注

    3

    文章

    1372

    浏览量

    40289
  • Cortex
    +关注

    关注

    2

    文章

    202

    浏览量

    46497

原文标题:解密Cortex R52内核Cache:操作实践、性能测试与深度解析(2)

文章出处:【微信号:瑞萨MCU小百科,微信公众号:瑞萨MCU小百科】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    R5F(MCU2_0)上OpenVx主机的概念验证启用

    电子发烧友网站提供《R5F(MCU2_0)上OpenVx主机的概念验证启用.pdf》资料免费下载
    发表于 09-12 09:39 0次下载
    <b class='flag-5'>R</b>5F(MCU<b class='flag-5'>2</b>_0)上OpenVx主机的<b class='flag-5'>概念</b>验证启用

    解析Arm Neoverse N2 PMU事件L2D_CACHE_WR

    有客户希望我们帮忙分析 Eigen gemm 基准测试的一些执行情况。具体来说是为什么 L1D_CACHE_WR 的值会低于 L2D_CACHE_WR,这种情况令人费解。
    的头像 发表于 09-03 11:42 1290次阅读
    解析Arm Neoverse N<b class='flag-5'>2</b> PMU事件L<b class='flag-5'>2D_CACHE</b>_WR

    Arm Cortex-R82AE赋能高性能区域控制器设计

    在之前的一篇推文中我曾谈到过,汽车行业的近期发展趋势正在推动对汽车架构中区域控制器和域控制器的需求。而基于 Armv8-R 的 Arm Cortex-R52Cortex-R52+ 核心正是满足
    的头像 发表于 09-02 10:23 514次阅读

    RM57L843基于ARM® Cortex®-R内核的Hercules™微控制器数据表

    电子发烧友网站提供《RM57L843基于ARM® Cortex®-R内核的Hercules™微控制器数据表.pdf》资料免费下载
    发表于 08-08 10:52 4次下载
    RM57L843基于ARM® <b class='flag-5'>Cortex</b>®-<b class='flag-5'>R</b><b class='flag-5'>内核</b>的Hercules™微控制器数据表

    TMS570LC4357基于ARM Cortex®-R内核的Hercules™微控制器数据表

    电子发烧友网站提供《TMS570LC4357基于ARM Cortex®-R内核的Hercules™微控制器数据表.pdf》资料免费下载
    发表于 08-07 11:01 4次下载
    TMS570LC4357基于ARM <b class='flag-5'>Cortex</b>®-<b class='flag-5'>R</b><b class='flag-5'>内核</b>的Hercules™微控制器数据表

    Cortex R52内核Cache的具体操作(2

    ,clean等操作。虽然目前在cortex R52内核很少需要操作cache,但是本节依然给一些操作指导和实践,以备以后不时之须。
    的头像 发表于 07-15 15:44 1408次阅读
    <b class='flag-5'>Cortex</b> <b class='flag-5'>R52</b><b class='flag-5'>内核</b><b class='flag-5'>Cache</b>的具体操作(<b class='flag-5'>2</b>)

    Cortex R52内核Cache相关概念(1)

    在开始阅读本系列文章之前,请先参阅《有关CR52 MPU配置说明》。因为这篇文章讲述了,cache配置所涉及到的寄存器的设置和MPU的一些基本概念。如果读者都已经理解了上述内容,可以跳过。本章内容主要讲述
    的头像 发表于 07-15 10:37 1591次阅读
    <b class='flag-5'>Cortex</b> <b class='flag-5'>R52</b><b class='flag-5'>内核</b><b class='flag-5'>Cache</b>的<b class='flag-5'>相关</b><b class='flag-5'>概念</b>(1)

    CortexR52内核Cache的具体操作

    ,clean等操作。虽然目前在cortex R52内核很少需要操作cache,但是本节依然给一些操作指导和实践,以备以后不时之须。
    的头像 发表于 07-15 10:32 1292次阅读
    CortexR<b class='flag-5'>52</b><b class='flag-5'>内核</b><b class='flag-5'>Cache</b>的具体操作

    摩芯半导体与安谋科技达成合作

    近日,无锡摩芯半导体有限公司(摩芯半导体)与安谋科技(中国)有限公司(安谋科技)携手合作,共同推进车载芯片威廉希尔官方网站 的发展。摩芯半导体依托Arm® Cortex® -R52以及更高端的Cortex-R系列平台,结合自身在半导体领域深厚
    的头像 发表于 05-14 10:42 723次阅读

    RZ/T2M直流伺服电机解决方案

    瑞萨电子RZ/T2M是一款具有最大频率为800 MHz的双Arm Cortex-R52内核,行业领先的高性能、多功能MPU,可实现AC伺服系统和工业电机等工业设备的高速处理、高精度控制以及功能安全。
    的头像 发表于 04-18 14:05 857次阅读
    RZ/T<b class='flag-5'>2</b>M直流伺服电机解决方案

    兆易创新推出GD32F5系列Cortex-M33内核MCU

    兆易创新GigaDevice宣布,正式推出GD32F5系列高性能微控制器,该系列MCU基于Arm® Cortex®-M33内核,旨在满足各类高要求应用场景的需求。
    的头像 发表于 03-16 09:58 1204次阅读

    Cortex-M85内核单片机如何快速上手

    2022年4月,Arm推出了全新的MCU级内核Cortex-M85。截止目前(2024年2月),Cortex-M85是最新、最强的Cortex
    发表于 02-29 09:35 745次阅读
    <b class='flag-5'>Cortex</b>-M85<b class='flag-5'>内核</b>单片机如何快速上手

    强大的Arm® Cortex®-M3内核(下)

    经过前一期的芝识课堂,我们了解了东芝MCU产品所基于Arm Cortex-M3内核的基本结构和寄存器分配的细节。
    的头像 发表于 01-25 09:25 1251次阅读
    强大的Arm® <b class='flag-5'>Cortex</b>®-M3<b class='flag-5'>内核</b>(下)

    CV3域控芯片家族又添两员!各档规格完整覆盖,软件功能全面兼容

    CV3-AD635 和 CV3-AD655 还集成了一对双核 Cortex R52 CPU。这些 SoC 符合芯片ASIL-B 功能安全标准,其功能安全岛符合 ASIL-D标准。此外,两款芯片都集成了 GPU,用于 3D 渲染环视图。
    的头像 发表于 01-11 16:44 1011次阅读
    CV3域控芯片家族又添两员!各档规格完整覆盖,软件功能全面兼容

    Arm Cortex-M52的主要特性和规格

    Arm Cortex-M52是一款采Arm Helium 威廉希尔官方网站 的新型微控制器内核,旨在将AI功能引入更小、成本更低的物联网设备,而不是基于Arm Cortex-M55内核的SoC,Ar
    的头像 发表于 01-02 11:12 1490次阅读
    Arm <b class='flag-5'>Cortex-M52</b>的主要特性和规格