0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

深度论证-高速走线控制100欧姆阻抗一定是最好的选择吗?

edadoc 来源:edadoc 作者:edadoc 2024-05-13 17:03 次阅读

高速先生成员--黄刚

对于高速差分信号到底需要控制多少欧姆的阻抗,高速先生相信大部分工程师首先都会看下例如信号的协议文档或者芯片的文档,看看里面有没有推荐的控制阻抗值。例如像PCIE信号,在4.0之后的阻抗会明确要求按照85欧姆来控制,USB阻抗会要求控制90欧姆等。除了这一部分有明确的阻抗要求外,其他没明确要求的高速信号你们会控多少欧姆阻抗呢?就好像为什么PCB的单端走线要控制50欧姆一样,差分走线如果没有明确协议规定,那就按100欧姆来控制。很多工程师其实都不一定很清楚的知道内在的理论和原因,但是也会潜意识的控制100欧姆,可见100欧姆差分线这个观念是多么的深入人心!

但是,深入人心归深入人心,本文想探究的是:100欧姆真的是在任何产品中最好的阻抗选择吗?当然,从反射的理论来说,如果从收发芯片的负载到PCB的每个地方链路的阻抗都完美的做到100欧姆的话,那高速线控100欧姆肯定是最好的选择啦!意味着链路上的任何地方阻抗都匹配,完全没有反射的存在,这还能不好吗?wKgaomZB10WAcUAiAACBIxGfarI752.jpg

真实情况会怎么样呢?为了能有说服力,本文举2个真实项目的仿真案例,大家一起细品细品哈!

案例一:板内芯片到芯片的25G信号仿真案例

wKgZomZB10aAGi0SAAGgZRnob4s410.jpg

在芯片到芯片的PCB链路中,除了PCB走线外,一定会存在一些阻抗不连续的结构,如上面的案例中,BGA两端会存在过孔,接收端一般还会有交流耦合电容。有一定仿真经验的小伙伴们都知道,像BGA的过孔,电容这个位置的阻抗一般来说都很难做到100欧姆,大部分的case无论怎么优化,都会低于100欧姆。这个时候我们来验证如果这几个阻抗不连续点的阻抗达不到100欧姆,例如做到比较理想的95欧姆左右的情况下,PCB走线分别按照100和降低到95欧姆控制时的无源仿真性能对比。

首先我们来看看芯片到芯片链路TDR阻抗的对比,也就是PCB走线选择默认的100欧姆和降低到95欧姆来控制时的差异。

wKgaomZB10aAMS0oAAEAgbqWOR4027.jpg

当然从TDR阻抗来看,不能很直观的看到差异,于是我们来看另外两个更关键的指标,那就是插损和回损的指标。

wKgZomZB10eAOPEzAADsnOUOSO0089.jpg

从插损的指标看,在优化好几个不连续点后,虽然100欧姆走线的仿真性能也就很不错了,但是从仿真结果能看到,95欧姆PCB走线的结果更有优势,无论是从回损还是插损的角度看,都是性能更好的一方。

案例二:经过背板连接器的芯片到芯片的25G信号仿真案例

另外一个案例就是跨版的25G信号的case了,整个系统的连接关系如下所示:

wKgaomZB10eAHTvBAAEiSghSryI861.jpg

前面单板上的BGA过孔的阻抗就不再叙述了,这里要关注的是跨版连接的高速连接器这个地方。本案例中用到的这款高速背板连接器是某知名厂家的产品,是一款在这个速率下很通用,得到有效验证的连接器。

wKgZomZB10iAYXp5AACLA-5-bkc010.jpg

这款连接器厂家的标称阻抗是多少呢?92欧姆,不是你们想象中的100欧姆哦。我们拿到其中的一对连接器信号的阻抗来看,的确也差不多。90欧姆出头的样子。

wKgZomZB10mAMf9FAACM3Lsw67U535.jpg

那我们还是一样,这个系统的三块互连的板子,我们分别把高速走线的阻抗按照100欧姆和降低到92欧姆来控制,看看性能的对比。

首先我们还是看看整个链路的TDR阻抗的对比,能明显看到两个连接器的低点,如下所示:

wKgaomZB10mAGgnnAACcylGEBTU207.jpg

那么插损和回损的性能对比又是怎么样的呢?还是让大家失望了,三块板子控制92欧姆的走线还是会比100欧姆走线的性能来得好。

wKgZomZB10mAF3hPAADy1e_ev-M916.jpg

当然,这中的理论有点复杂,这里就不展开来分析了。从设计的角度来看,如果没明确的要求,硬件工程师或者设计工程师按照100欧姆来控制高速走线本身也没太大的问题,我们很多case按照100欧姆的差分信号设计也是完全没有问题。本文更多的可能是给大家一种另类的思路,去寻找一些更优的设计方案。但是还是要弱弱的告示下哈,如果不经过比较精确的仿真,还是不要随便去尝试,因为你并不知道多少才是好,只有仿真才能很好的把链路的性能给量化出来,设计的朋友请谨慎使用这招,用得不好还是很容易翻车的哦!

问题来了:

列举下大家的产品在PCB设计中常见的阻抗不连续的地方,并简单描述下你们的设计优化方法?

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    455

    文章

    50732

    浏览量

    423270
  • 阻抗
    +关注

    关注

    17

    文章

    957

    浏览量

    45924
  • PCB
    PCB
    +关注

    关注

    1

    文章

    1798

    浏览量

    13204
收藏 人收藏

    评论

    相关推荐

    是否存在有关 PCB 线电感的经验法则?

    线都有一定的电感,但您知道PCB线中的电感对电气行为有何影响吗?PCB中的不同导体系统需要具有特定的线宽度,这将决定
    的头像 发表于 12-13 16:54 852次阅读
    是否存在有关 PCB <b class='flag-5'>走</b><b class='flag-5'>线</b>电感的经验法则?

    为什么是50欧姆,50欧姆阻抗的来源和意义

    本文介绍了在射频、PCB、阻抗匹配和S参数相关知识中经常提到的50Ohm(欧姆阻抗的来源和意义。 当我们在说射频、PCB以及阻抗匹配和S参数相关知识时,经常会提到50Ohm(
    的头像 发表于 11-22 10:43 431次阅读
    为什么是50<b class='flag-5'>欧姆</b>,50<b class='flag-5'>欧姆</b><b class='flag-5'>阻抗</b>的来源和意义

    DDR5内存条上的时钟线

    DDR5标准JESD79-5文件中没有明确的控制阻抗建议,DDR4时代基本内存条上时钟阻抗还是跟着芯片、主板的70-80欧姆。线宽相对而言
    的头像 发表于 07-16 17:47 1791次阅读
    DDR5内存条上的时钟<b class='flag-5'>走</b><b class='flag-5'>线</b>

    差分阻抗为什么是100欧姆

    传输距离远等优点,因此在高速通信、射频通信等领域得到了广泛应用。 差分阻抗为什么是100欧姆呢?这主要与差分信号传输线的特性和信号完整性有关
    的头像 发表于 07-15 11:07 3227次阅读

    PCB阻抗设计12问,轻松带你搞懂阻抗

    抑制效果。例如,Intel要求阻抗控制在37欧姆、42欧姆甚至更低。 06 问:差分阻抗为什么控制
    发表于 06-11 10:21

    高速差分信号线要点分析

    线为正极性信号线(P线),另线为负极性信号线(N线
    的头像 发表于 05-16 16:33 926次阅读

    深度论证-高速线控制100欧姆阻抗一定是最好选择吗?

    归深入人心,本文想探究的是:100欧姆真的是在任何产品中最好阻抗选择吗?当然,从反射的理论来说,如果从收发芯片的负载到PCB的每个地方链路
    发表于 05-13 17:12

    差分走线的原理和作用 差分走线是射频线种吗

    差分走线种在高速PCB设计中常用的信号传输方式,它与射频线一定的关联,但也有其独特的特点
    的头像 发表于 04-10 16:26 2192次阅读

    掌握了这个分析方法,实现传输线阻抗5%的加工公差不是梦!

    高速先生成员--黄刚 传输线阻抗控制对系统性能的重要性不言而喻,每家的PCB加工板厂都在往能控制
    发表于 03-25 18:05

    负电荷的电场线一定是直线吗

    负电荷的电场线一定是直线。在些特殊情况下,负电荷的电场线可能会呈现出曲线或弯曲的形态。为了详细解释这点,我将在以下几个方面进行论述。
    的头像 发表于 02-26 15:18 807次阅读

    高速PCB信号线的九大规则分别是什么?

    高速的 PCB 设计中,时钟等关键的高速信号线线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都会造成 EMI 的泄漏。
    的头像 发表于 01-10 16:03 1066次阅读
    <b class='flag-5'>高速</b>PCB信号<b class='flag-5'>走</b><b class='flag-5'>线</b>的九大规则分别是什么?

    高速PCB信号线的九大规则

    由于 PCB 板的密度越来越高,许多 PCB LAYOUT 工程师在线的过程中,较容易出现种失误,即时钟信号等高速信号网络,在多层的 PCB
    发表于 01-08 15:33 1478次阅读
    <b class='flag-5'>高速</b>PCB信号<b class='flag-5'>走</b><b class='flag-5'>线</b>的九大规则

    阻抗知识问答?12招搞定阻抗设计

    效果。例如,Intel要求阻抗控制在37欧姆、42欧姆甚至更低。 06 问:差分阻抗为什么控制
    发表于 01-05 10:52

    PCB阻抗设计12问,轻松带你搞懂阻抗

    效果。例如,Intel要求阻抗控制在37欧姆、42欧姆甚至更低。 06 问:差分阻抗为什么控制
    发表于 01-05 10:50

    阻抗设计问题合集

    要求阻抗控制在37欧姆、42欧姆甚至更低。 问:差分阻抗为什么控制
    发表于 01-03 14:45