PCIe控制器（FPGA或ASIC），PCIe-AXI-Controller-电子发烧友网

PCIe-AXI-Controller

PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功能特性，不仅内置DMA 控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和FPGA。

PCIe接口

PHY Interface for PCI Express（PIPE）：PIPE 4.4和PIPE 5.1

可与PIPE兼容的PHY集成

AXI接口：

1个AXI4-Lite Master接口：访问外部寄存器

1个AXI4-Lite Slave接口：访问内部Bridge配置寄存器

1个AXI4-MM Master描述符接口：访问AXI域的SGDMA描述符

4个AXI4-MM Master接口：访问AXI4 Slave设备，比如内存；C2H和H2C传输

4个AXI4-MM Slave接口：被AXI4 Master设备访问

4个AXI4-Stream Master接口：访问AXI4 Stream Slave设备，比如FIFO；H2C传输

4个AXI4-Stream Slave接口：被AXI4 Stream Master设备访问，C2H传输

PCIe特性：

支持PCIe Gen1（2.5GT/s），PCIe Gen2（5.0GT/s）和PCIe Gen3（8.0GT/s）

支持PCIe x16，x8，x4，x2和x1

支持Endpoint和Rootport模式

支持最大4KB payload size

1个Virtual Channel，最多32个Physical Functions

可配置的接收和发送缓冲区大小

支持SR-IOV功能，VF可达512个

支持32个MSI和INT消息

支持MSI-X

支持ASPM：L0s和L1

DMA特性：

8个独立的DMA引擎

支持CDMA和SGDMA

最大128个outstanding write和read request

可配置的DMA Source、Destination和Descriptor Type

DMA长度无限制

可交付资料：

详细的用户手册

Design File：Post-synthesis EDIF netlist or RTL Source

Timing and layout constraints，Test or Design Example Project

威廉希尔官方网站支持：邮件，电话，现场，培训服务

Email：neteasy163z@163.com

PCIe-AXI-Controller结构框图

审核编辑黄宇

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

PCIe

PCIe

+关注

关注
15

文章
1235

浏览量
82590
dma

dma

+关注

关注
3

文章
560

浏览量
100553
AXI

AXI

+关注

关注
1

文章
127

浏览量
16625
控制器

控制器

+关注

关注
0

文章
24

浏览量
3274

Xilinx NVMe AXI4主机控制器，AXI4接口高性能版本介绍

NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令，具备独立的数据写入和读取AXI4接口，不但适用

发表于 07-18 09:17 •533次阅读

Xilinx NVMe <b class='flag-5'>AXI</b>4主机<b class='flag-5'>控制器</b>，<b class='flag-5'>AXI</b>4接口高性能版本介绍

PCIe插槽竟然能玩出花样？多个最新PCIe扩展硬盘方式！#PCIe扩展 #PCIe #硬盘盒

硬盘PCIe

ICY DOCK硬盘盒

发布于 :2024年07月11日 17:21:28

FPGA的PCIE接口应用需要注意哪些问题

决定了其逻辑单元、内存块和输入/输出端口的数量。这些资源的限制会影响PCIe的配置，如通道数量和速度等级。不同FPGA的内部架构差异可能导致性能不同。例如，数据传输路径的宽度、时钟频率以及串行收发器

发表于 05-27 16:17

高性能NVMe主机控制器，Xilinx FPGA PCIe 3

，Ultrascale，7 Series FPGAØ支持PCIe Gen4，PCIe Gen3，PCIe Gen2 SSDØ无需CPU和外部存储器

发表于 04-20 14:41

PCIE是啥？PCIe结构及应用

PCIExpress（PCIe）的发展历史可以追溯到PCI（Peripheral Component Interconnect）的起源。PCI是Intel于1991年提出的一种计算机总线标准，主要用于计算机连接其外围设备，如硬盘控制器、声卡、显卡和网卡等。

发表于 04-18 14:13 •3586次阅读

高性能NVMe主机控制器，Xilinx FPGA NVMe Host Accelerator IP

FPGAØ支持PCIe Gen4，PCIe Gen3，PCIe Gen2 SSDØ无需CPU和外部存储器Ø自动实现对

发表于 04-10 22:55

基于安路PCIe SGDMA高速数据传输方案

安路科技提供基于PCIe 硬核控制器开发的SGDMA IP。SGDMA可作为一个PCIe2AXI4系列接口的桥或者一个高性能DMA使用。

发表于 04-08 14:29 •662次阅读

Xilinx FPGA高性能NVMe SSD主机控制器，NVMe Host Controller IP

FPGAØ支持PCIe Gen4，PCIe Gen3，PCIe Gen2 SSDØ无需CPU和外部存储器Ø自动实现对

发表于 03-27 17:23

Xilinx FPGA NVMe主机控制器IP，高性能版本介绍应用

SSDØ无需CPU和外部存储器Ø自动实现对PCIe SSD的PCIe设备枚举、NVMe控制器识别和NVMe队列设置Ø支持对PCIe SSD

发表于 03-09 13:56

Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP，高性能应用介绍

32Ø每个DMA引擎支持DMA Ring缓冲，Ring缓冲深度和个数可配置ØRDMA的超低延时和超低抖动性ØH2C DMA支持视频显示定时时序输入控制ØAXI4-Lite Master接口允许PCIe通信绕过

发表于 03-07 13:54

Xilinx高性能PCIe DMA控制器IP，8个DMA通道

基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或

发表于 02-22 11:11 •1438次阅读

PCIe-AXI-Cont用户手册

Transaction layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和

发表于 02-22 09:15 •3次下载

Xilinx FPGA NVMe Host Controller IP，NVMe主机控制器

对PCIe SSD的高性能存储控制器，不但提供对PCIe SSD的配置管理功能，而且提供对PCIe SSD的IO（Page）读写以及DMA读写功能。NVMe Host

发表于 02-21 10:16

Xilinx FPGA NVMe控制器，NVMe Host Controller IP

NVMe Host Controller IP可以连接高速存储PCIe SSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4-Stream/F

发表于 02-18 11:27 •894次阅读

PCIE的发展史及应用

随着PCIE版本的不断升级，其应用范围也越来越广泛。除了传统的显卡、网卡、声卡等设备外，SSD、USB控制器、Thunderbolt接口等设备也开始支持PCIE接口。

发表于 01-21 10:25 •1278次阅读