硅双通道光纤低温等离子体蚀刻控制与SiGe表面成分调制

引言

在过去的几年中，MOSFET结构从平面结构改变为鳍型结构(FinFETs ),这改善了短沟道效应，并导致更高的驱动电流泄漏。然而，随着栅极长度减小到小于20nm，进一步小型化变得越来越困难，因为它需要非常窄的鳍宽度，这导致驱动电流恶化。

在亚纳米工艺中，SiGe有望用于p-FET沟道，而Si仍然作为n-FET的沟道材料，就双沟道结构的各向异性干法刻蚀而言，需要同时刻蚀Si和SiGe。然而，不仅通过卤素化学，而且通过物理溅射，导致SiGe蚀刻速率比Si快。 因此，有必要找到一种蚀刻化学物质来获得相对于SiGe的选择性Si蚀刻。

实验与讨论

在这项研究中，英思特使用日立微波电子回旋共振(M-ECR)系统。在该系统中，源频率和晶片偏置频率分别为2.45 GHz和400 kHz。腔室具有喷淋板，工艺气体通过该喷淋板引入。一个300mm的晶片用静电吸盘固定在电极上，晶片的温度由背面氦冷却系统控制。

由硅蚀刻速率标准化的硅锗蚀刻速率如图1所示。使用卤素化学等离子体(Cl2、HBr、SF6和CF4)，SiGe的蚀刻速率高于Si。甚至通过Ar等离子体的物理溅射显示出比Si蚀刻速率更高的SiGe蚀刻速率。

英思特提出了几个原因来解释Si上的选择性SiGe蚀刻：1、可能是由于Si-Ge (3.12 eV)和Ge-Ge (2.84 eV)的键合能低于Si-Si (3.25 eV)，2、可能是由选择性去除高应变层以稳定系统引起的，因为在Si上外延生长的SiGe由于晶格失配而发生应变。 3、是因为SiGe的带隙较窄，电子效应可能导致SiGe蚀刻的化学反应增强。

为了了解Si-SiGe的蚀刻机理，我们研究了ATR-FTIR氢等离子体暴露后的Si和Si0.5Ge0.5。.图2为氢等离子体暴露10 s和20 s后Si和SiGe的吸光谱。对于图2(a)所示的Si表面，在氢等离子体暴露10s和20s后没有变化。

另一方面，对于图2 (b)所示的SiGe表面，在初始样品中发现Ge-H键和Si-H键之间存在宽峰。随着氢等离子体暴露时间的增加，峰值向Si-H方向移动，这意味着Si-H键被选择性地在Ge-H键上产生。

结论

在本研究中，英思特研究了硅蚀刻控制在硅双通道鳍图案的应用。结果表明，不仅卤素化学性质和物理溅射蚀刻SiGe对硅有选择性，而氢等离子体蚀刻硅对SiGe也有选择性。这是因为SiH键的形成在能量上有利于Ge-H键的形成，即表面Ge会阻止蚀刻副产物的形成。

英思特还通过提出了一个离子能量沉积模型来解释蚀刻速率随着离子能量的增加而降低的现象。我们利用所开发的蚀刻化学方法，将Si和SiGe鳍的CDs和蚀刻深度的差异从正值控制到负值。在此研究中，我们还表明，该低温氢等离子体在SiGe表面会诱导硅偏析。

审核编辑 黄宇