0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA中时钟的用法

FPGA威廉希尔官方网站 驿站 来源:FPGA威廉希尔官方网站 驿站 2024-01-11 09:50 次阅读

生成时钟包括自动生成时钟(又称为自动衍生时钟)和用户生成时钟。自动生成时钟通常由PLL或MMCM生成,也可以由具有分频功能的时钟缓冲器生成如7系列FPGA中的BUFR、UltraScale系列FPGA中的BUFGCE_DIV/BUFG_GT以及Versal中的MBUFG/BUFG_GT等。对于这类时钟,Vivado会自动创建时钟,并不需要用户手工通过create_generated_clock创建。

案例1:单端时钟

这是比较典型的场景,如下图所示:时钟由全局时钟管脚进入经IBUF驱动MMCM以及BUFG。此时只用在输入时钟管脚处(图中红色椭圆标记)创建时钟即可,MMCM生成时钟如图中端口CLKOUT0,Vivado会自动创建。注意主时钟的位置在sysClk对应的全局时钟管脚处,不是MMCM的输出端口,也不是BUFG的输出端口。

12d5d8ba-b016-11ee-8b88-92fbcf53809c.png

12f51c20-b016-11ee-8b88-92fbcf53809c.png

案例2:差分时钟

如下图所示,差分时钟转单端驱动MMCM,这里主时钟为clk_pin_p(图中红色方框所示),因此只用对该端口施加create_clock命令。

1300d9ca-b016-11ee-8b88-92fbcf53809c.png

使用create_clock时,对于差分时钟,施加对象为差分的P端而不是N端,同时只用对P端使用该命令,如下图所示。

130e7b7a-b016-11ee-8b88-92fbcf53809c.png

有了上述约束,工具就会自动推断出MMCM生成时钟,这可通过report_clocks命令查看并验证,如下图所示(需要打开综合后的网表)。

131cb6fe-b016-11ee-8b88-92fbcf53809c.png

案例3:7系列FPGA中高速收发器的TXOUTCLK/RXOUTCLK

如下图所示,7系列FPGA中高速收发器的TXOUTCLK,输出端口接BUFG。这时要在TXOUTCLK处施加命令create_clock,因此,要用get_pins而不是get_ports。

13238718-b016-11ee-8b88-92fbcf53809c.png

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603029
  • 缓冲器
    +关注

    关注

    6

    文章

    1922

    浏览量

    45473
  • 时钟
    +关注

    关注

    10

    文章

    1733

    浏览量

    131454
  • 输出端口
    +关注

    关注

    0

    文章

    24

    浏览量

    10145

原文标题:create_clock你用对了吗?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA威廉希尔官方网站 驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA时钟速率和多时钟设计案例分析

    01、如何决定FPGA需要什么样的时钟速率 设计中最快的时钟将确定 FPGA 必须能处理的时钟
    的头像 发表于 11-23 13:08 3902次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>时钟</b>速率和多<b class='flag-5'>时钟</b>设计案例分析

    请问AD9684DCO时钟用法

    咨询一个初级A/D问题:AD9684DCO时钟用法FPGA控制)。AD9684与FPGA用LVDS模式接口互联时,
    发表于 08-15 07:53

    请问AD9946DCO时钟用法是?

    菜鸟刚刚设计ADC,想问一下,AD9946DCO时钟用法FPGA控制)?是不是给FPGA处理输入的data[15..0]提供
    发表于 10-10 15:39

    怎么使用AD9946DCO时钟

    菜鸟刚刚设计ADC,想问一下,AD9946DCO时钟用法FPGA控制)?是不是给FPGA处理输入的data[15..0]提供
    发表于 12-20 07:54

    影响FPGA设计时钟因素的探讨

    影响FPGA设计时钟因素的探讨:时钟是整个电路最重要、最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求
    发表于 11-01 14:58 26次下载

    DLL在FPGA时钟设计的应用

    DLL在FPGA时钟设计的应用:在ISE集成开发环境,用硬件描述语言对FPGA 的内部资源DLL等直接例化,实现其消除
    发表于 11-01 15:10 33次下载

    大型设计FPGA的多时钟设计策略

    大型设计FPGA的多时钟设计策略 利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟
    发表于 12-27 13:28 707次阅读
    大型设计<b class='flag-5'>中</b><b class='flag-5'>FPGA</b>的多<b class='flag-5'>时钟</b>设计策略

    基于FPGA时钟设计

    FPGA设计,为了成功地操作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/FPGA时通常采
    发表于 09-21 18:38 3747次阅读
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>时钟</b>设计

    FPGA异步时钟设计的同步策略

    FPGA 异步时钟设计如何避免亚稳态的产生是一个必须考虑的问题。本文介绍了FPGA 异步时钟设计
    发表于 12-20 17:08 63次下载
    <b class='flag-5'>FPGA</b>异步<b class='flag-5'>时钟</b>设计<b class='flag-5'>中</b>的同步策略

    DLL在_FPGA时钟设计的应用

    DLL在_FPGA时钟设计的应用,主要说明DLL的原理,在Xilinx FPGA是怎么实现的。
    发表于 10-28 14:25 1次下载

    低功耗时钟门控算术逻辑单元在不同FPGA时钟能量分析

    低功耗时钟门控算术逻辑单元在不同FPGA时钟能量分析
    发表于 11-19 14:50 0次下载

    关于FPGA时钟域的问题分析

    时钟域问题(CDC,Clock Domain Crossing )是多时钟设计的常见现象。在FPGA领域,互动的异步时钟域的数量急剧增加
    发表于 08-19 14:52 3347次阅读

    时钟FPGA设计能起到什么作用

    时钟FPGA设计中最重要的信号,FPGA系统内大部分器件的动作都是在时钟的上升沿或者下降沿进行。
    发表于 09-20 15:10 5619次阅读
    <b class='flag-5'>时钟</b>在<b class='flag-5'>FPGA</b>设计<b class='flag-5'>中</b>能起到什么作用

    FPGA架构的全局时钟资源介绍

    引言:本文我们介绍一下全局时钟资源。全局时钟是一个专用的互连网络,专门设计用于到达FPGA各种资源的所有时钟输入。这些网络被设计成具有低偏
    的头像 发表于 03-22 10:09 1.3w次阅读
    <b class='flag-5'>FPGA</b>架构<b class='flag-5'>中</b>的全局<b class='flag-5'>时钟</b>资源介绍

    FPGA时钟电路结构原理

    FPGA 包含一些全局时钟资源。以AMD公司近年的主流FPGA为例,这些时钟资源由CMT(时钟
    发表于 04-25 12:58 1854次阅读
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>时钟</b>电路结构原理