0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Efinity Interface Designer报错案例-v1

XL FPGA威廉希尔官方网站 交流 来源:易灵思FPGA威廉希尔官方网站 交流 作者:易灵思FPGA威廉希尔官方网站 交流 2023-12-12 09:52 次阅读

(1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr...

13d2db7e-9891-11ee-be60-92fbcf53809c.png

原因:(1)有些客户使用Win7版本,目前Efinity对Win7的支持不好。建议升级成win10。

(2)杀毒软件删除了文件,实际interface生成约束是没有问题的,客户pnr的时候就报错,需要重新安装软件。

(3)电脑存在加密系统 。造成的现象是新建工程时interface可以打开,但是生成xxx.peri.xml文件之后再次打开就会报错。

(2)Interface打不开。

现象:(1)打开interface的时候指示: Efinity Interface Designer finished. Exit code = 1 Exit status : Normal Interface design file exists, check and migrate done 13e3bfde-9891-11ee-be60-92fbcf53809c.png (2)新建工程第一次可以打开interface Designer (3)删除xxx.peri.xml之后,第一次也可以打开Interface Designer. 原因:电脑存在加密   (3) interface打不开 打开interface Designer时会报以下错误。 EfinityIPCatalogfinished.Exit code = 0Exit status:Normal

13fc2394-9891-11ee-be60-92fbcf53809c.jpg

编译过程可能报以下错误:

ERROR: Interface Designer constraint generation was not successful, will not processpnr..

1417637a-9891-11ee-be60-92fbcf53809c.png

解决方案:安装VC_redist.x64.exe,注意参考软件安装指导的版本。

(4)repeated,non-bussed pin found in verilog template generation:clk_27m

144378fc-9891-11ee-be60-92fbcf53809c.png

说明:在GPIO处定义了一个clk_27m,在pll的输出上又定义了一个clk_27m,两个信号名冲突。

(5)ERROR: Interface Designer constraint generation was not successful, will not processpnr..

145f906e-9891-11ee-be60-92fbcf53809c.png

原因:1)一般是软件有360或者别的杀毒软件的相关文件删除了,需要找回文件或者重新安装软件。

2)客户使用Win7版本,目前Efinity对Win7的支持不好。建议升级成win10。

(6)cannot connect to more than 4 different clocks per region on left and right

14aa7dd6-9891-11ee-be60-92fbcf53809c.png

14bb30f4-9891-11ee-be60-92fbcf53809c.png

原因是在pinout文件中对应的Clock Region中,不能超过4个时钟去驱动。

也就是GPIOR_PN_42,41,40三组差分对,不能由两组LVDS来驱动,因为每组LVDS时钟有lvds_fast_clk和lvds_slow_clk两个,两组就会有4个时钟在Region clock R13区域。

结论就是把LVDS差分对放在同一个Clock Region.

(7)Resource name is empty

14d3f30a-9891-11ee-be60-92fbcf53809c.png

解决方案:Resource是指管脚,这里是指没有分配管脚。

(8)用新版本软件打开老版本工程时interface Desinger打不开

14eddea0-9891-11ee-be60-92fbcf53809c.jpg


发给客户的peri.xml,客户打不开有问题,叫他们文本打开peri看看,有些客户没有动peri文件,但是内容却改了

(9) Valid characters are alphanumeric haracters with dash and underscore only

150d84e4-9891-11ee-be60-92fbcf53809c.png

原因:在LVDS添加Block时不能添加bus,所以在Input Pin/Bus Name中命名上不能像总线一样添加[*]

(10)interface Designer打不开定位思路。

152cd510-9891-11ee-be60-92fbcf53809c.png

原因:查一下下面几点:

1. 系统环境路径设置

1547c654-9891-11ee-be60-92fbcf53809c.png

2. python是否在firewall 允许的程序列表里

155e4cc6-9891-11ee-be60-92fbcf53809c.png

3. microsoft visual c++2015有安装吗?

这个有一个安装包,在打不开的时候可以安装

4. java 8有安装吗?

(11)烧写文件无法生成 Using source file "D:/customer_Prj/googol/phy_jtag_bridge/work_pnr/spi_flash_loader.lbf" Missing Interface Designer LPF constraint file, no programming file will be generated. Open Interface Designer to createa project. 原因:如果在interface Desinger中没有添加接口是不会生成bit文件的。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Designer
    +关注

    关注

    0

    文章

    122

    浏览量

    35792
  • 报错
    +关注

    关注

    0

    文章

    2

    浏览量

    9398
  • Interface
    +关注

    关注

    0

    文章

    103

    浏览量

    38604
收藏 人收藏

    评论

    相关推荐

    Efinity入门使用-v2

    存放interface designer中的参数设置。Stp1:File --> Create ProjectStp2:在Project Editor中选择路径并输入工程名Stp3:选择器件(家族
    的头像 发表于 11-06 15:56 230次阅读

    Efinity入门使用-v3

    ,.peri.xml用于存放interface designer中的参数设置。Stp1:File --> Create ProjectStp2:在Project Editor中选择路径并输入工程名Stp3:选择器
    的头像 发表于 11-06 15:56 139次阅读

    Efinity入门使用-v4

    ,.peri.xml用于存放interface designer中的参数设置。Stp1:File --> Create ProjectStp2:在Project Editor中选择路径并输入工程名
    的头像 发表于 11-06 15:56 274次阅读

    Efinity软件安装-v5

    Software Installation User Guide中提供的链接自行下载。(4)Efinity软件打不开 可能是安装了自己的字体。说明(1)完整软件安装过程;(2)补充软件安装可能存在
    的头像 发表于 11-01 11:06 255次阅读

    Efinity FIFO IP仿真问题 -v1

    Efinity目前不支持联合仿真,只能通过调用源文件仿真。 我们生成一个fifo IP命名为fifo_sim 在Deliverables中保留Testbench的选项。 在IP的生成目录下会有以下
    的头像 发表于 10-21 11:41 1008次阅读
    <b class='flag-5'>Efinity</b> FIFO IP仿真问题 -<b class='flag-5'>v1</b>

    Efinity编译生成文件使用指导-v1

    接上篇: (6)查看Unassigned Core Pins。 在placement下面的palce.rpt文件中搜索 Unassigned C ore Pins就可以看到。它说明这些管脚没有用于内部连接。 大家可以点击这个链接查看上文 Efinity编译生成文件使用指导
    的头像 发表于 08-13 14:22 761次阅读
    <b class='flag-5'>Efinity</b>编译生成文件使用指导-<b class='flag-5'>v1</b>

    Efinity debuger常见问题总结-v2

    Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我们做一个总结。欢迎遇到案例时共同分享。
    的头像 发表于 07-11 11:39 2186次阅读
    <b class='flag-5'>Efinity</b> debuger常见问题总结-<b class='flag-5'>v</b>2

    Efinity debugeri常见问题总结-v1

    (1)UUID mismatch Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我们做一个总结。欢迎遇到案例时共同分享。 一般有以下几种原因 (1
    的头像 发表于 05-20 16:53 833次阅读
    <b class='flag-5'>Efinity</b> debugeri常见问题总结-<b class='flag-5'>v1</b>

    SC171开发套件V1 威廉希尔官方网站 资料

    SC171开发套件V1 威廉希尔官方网站 资料 课程类别 链接 硬件平台介绍及使用(SC171开发套件V1 ) https://bbs.elecfans.com/jishu_2421547_1_1.html 安卓
    发表于 05-09 17:58

    CMSIS-RTOS V1V2的区别是什么?

    最近的学习FreeRTOS,看到STM32CubeMX分别用CMSIS-RTOS V1,V2进行封装,请教CMSIS-RTOS V1V2的有什么区别?如果用在产品项目,哪个版本合适?
    发表于 04-11 06:06

    Efinity Interface Designer报错案例-v2

      (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed
    的头像 发表于 04-07 08:41 1350次阅读
    <b class='flag-5'>Efinity</b> <b class='flag-5'>Interface</b> <b class='flag-5'>Designer</b><b class='flag-5'>报错案</b>例-<b class='flag-5'>v</b>2

    全志A527主板规格书-V1

    全志A527主板规格书-V1
    发表于 01-26 15:49 27次下载

    R304S指纹模块产品手册v1

    R304S指纹模块产品手册v1
    发表于 01-22 14:02 0次下载

    R302指纹识别模块用户手册-V1

    R302指纹识别模块用户手册-V1
    发表于 01-22 14:00 1次下载

    LT8228从V1V2是BUCK模式,从V2到V1是BOOST模式,请问这个模式是固定的吗?

    看LT8228的示例,从V1V2是BUCK模式,从V2到V1是BOOST模式,请问,这个模式是固定的吗? 假如我输入V1是48
    发表于 01-05 07:10