0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

闩锁效应(Latch-up)原理及其抑制方法解析

冬至子 来源:海绵科研 作者:海绵科研 2023-12-01 14:10 次阅读

一、闩锁效应:实际上是由于CMOS电路中基极和集电极相互连接的两个BJT管子(下图中,侧面式NPN和垂直式PNP)的回路放大作用形成的,在两个管子的电流放大系数均大于1时,电流在这两个管子构成的回路中不停地被放大,从而导致管子承受的电流过大而烧毁芯片的一种现象。

二、闩锁效应的原理分析:

图片

状态一:假设在N阱或者Psub中由于外界的原因产生了载流子注入,电流分别为In和Ip, 且InR_nwell=0.6,IpR_psub=0.6(假设PN结的导通电压<0.6)。

状态二:在所设压降下,PNP的基极电位为1.2V, 集电极电位为0.6V, NPN的基极电位为0.6V, 集电极电位为1.2V,此时PNP和NPN的发射结都正偏, 集电结都反偏。从而两个BJT管子可进行电流放大,PNP产生了基极电流Ib1, 则集电极电流IC1=β1Ib1, NPN产生了基极电流Ib2, 则集电极电流IC2=β2Ib2。

在近似状态下,Ib1=β2Ib2,Ib2=β1Ib1,因此在后面的循环中,NPN的集电极电流作为PNP新的基极电流进行电流放大,PNP的集电极电流作为NPN新的基极电流进行放大。多次循环之后,电流会被持续放大。

三、闩锁效应的抑制方法(部分方法):

1.拉开NMOS和PMOS的间距:破坏电流循环中的一环,使侧面式NPN BJT管子的基区变厚,载流子的收集变的困难,很难进行电流的放大。

2.使用Guard ring,衬底电位接出的部分采用环形绕线: 降低VDD和Vss的导通电阻,也即降低Rwell和Rsub的阻值,防止BJT的基极和集电极电位相等,破坏BJT导通的条件。

3.Substrate contact和well contact应尽量靠近source: 缩短了Rwell和Rsub的电阻的长度,减小了其电阻值。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS电路
    +关注

    关注

    0

    文章

    49

    浏览量

    11507
  • VDD
    VDD
    +关注

    关注

    1

    文章

    311

    浏览量

    33193
  • 闩锁效应
    +关注

    关注

    1

    文章

    29

    浏览量

    9384
  • PNP管
    +关注

    关注

    1

    文章

    28

    浏览量

    7432
  • 基极电流
    +关注

    关注

    1

    文章

    31

    浏览量

    3220
收藏 人收藏

    评论

    相关推荐

    CMOS的闩锁效应Latch up的原理分析

    本篇主要针对CMOS电平,详细介绍一下CMOS的闩锁效应。 1、Latch up 闩锁效应是指CMOS电路中固有的寄生可控硅结构(双极晶体管)被触发导通,在电源和地之间存在一个低阻抗大
    的头像 发表于 12-23 16:06 5.6w次阅读
    CMOS的<b class='flag-5'>闩锁效应</b>:<b class='flag-5'>Latch</b> <b class='flag-5'>up</b>的原理分析

    浅谈IGBT的闩锁效应

    闩锁(Lanch-up)效应,一般我们也可以称之为擎住效应,是由于IGBT超安全工作区域而导致的电流不可控现象,当然,闩锁效应更多的是决定于IGBT芯片本身的构造。实际工作中我们可能很
    发表于 04-06 17:32 2394次阅读
    浅谈IGBT的<b class='flag-5'>闩锁效应</b>

    芯片设计都不可避免的考虑要素—闩锁效应latch up

    闩锁效应latch up,是个非常重要的问题。现在的芯片设计都不可避免的要考虑它。我今天就简单地梳理一下LUP的一些问题。
    的头像 发表于 12-01 17:11 2985次阅读
    芯片设计都不可避免的考虑要素—<b class='flag-5'>闩锁效应</b><b class='flag-5'>latch</b> <b class='flag-5'>up</b>

    什么是闩锁效应

    引起闩锁效应latch-up)是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上,则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏,并会由于浪涌电流造成
    发表于 08-01 11:04

    寄生电路的效应Latch-Up(锁定)

    Latch-Up(锁定)是CMOS存在一种寄生电路的效应,它会导致VDD和VSS短路,使得晶片损毁,或者至少系统因电源关闭而停摆。这种效应是早期CMOS威廉希尔官方网站 不能被接受的重要原因之一。在制造更新和充分
    发表于 08-23 06:06

    静电放电/过度电性应力/闩锁试验 (ESD/EOS/Latch-up)

    Mode) 测试制具式组件充/放电模式(Socket -Charge Device Mode) 测试闩锁效应(Latch-up) 测试静电放电闩锁测式(Transient-Induced Latch
    发表于 09-18 09:09

    什么是闩锁效应闩锁效应的触发方式有哪几种?

    什么是闩锁效应闩锁效应是如何产生的?闩锁效应的触发方式有哪几种?
    发表于 06-17 08:10

    ESD/Latch-Up Considerations wi

    ESD/Latch-Up Considerations with iCoupler Isolation Products Analog Devices iCoupler products
    发表于 06-21 10:22 17次下载

    Latch-Up White Paper

    This document describes and discusses the topic of CMOS Latch-Up ranging from theory to testing
    发表于 10-26 11:38 0次下载
    <b class='flag-5'>Latch-Up</b> White Paper

    Latch-Up白皮书

      Latch-Up today is still a potentially potent source of failure in the qualification flow
    发表于 09-14 08:54 11次下载
    <b class='flag-5'>Latch-Up</b>白皮书

    USB Type-C应用中选错TVS造成的高度Latch-up风险

    USB Type-C应用中选错TVS造成的高度Latch-up风险
    发表于 12-09 16:42 5次下载

    IC工艺和版图设计第八章Latch-up和GuardRing设计

    IC工艺和版图设计第八章Latch-up和GuardRing设计
    发表于 02-10 18:11 0次下载

    避免电路中闩锁效应的3个实用方法

    闩锁效应 (Latch Up) 是在器件的电源引脚和地之间产生低阻抗路径的条件。这种情况将由触发事件(电流注入或过电压)引起,但一旦触发,即使触发条件不再存在,低阻抗路径仍然存在。这种低阻抗路径可能会由于过大的电流水平而导致系统
    发表于 02-10 11:17 4次下载
    避免电路中<b class='flag-5'>闩锁效应</b>的3个实用<b class='flag-5'>方法</b>!

    浅谈Latch-up(一)

    ESD,EOS,Latch-up都是芯片在制造,运输,使用过程中的风险源,他们会对芯片造成不同程度的物理损伤。
    的头像 发表于 06-12 16:25 1.3w次阅读
    浅谈<b class='flag-5'>Latch-up</b>(一)

    浅谈Latch-up(二)

    目前通用的Latch-up测试标准是JESD78E。该标准中将Latch-up测试分为两种:1.电流测试 I-test,用于测试非电源管脚;2.电压测试 V-test 用于测试电源管脚。
    的头像 发表于 06-12 16:27 7941次阅读
    浅谈<b class='flag-5'>Latch-up</b>(二)