高速DAC相位噪声从何而来？首要的原因原来是它……
在电路设计中，DAC时钟通常是DAC中产生相位噪声的首要原因。为什么这么说？本文将来做一些探讨。
时钟相位噪声的产生
时钟决定何时发送下一样本，故相位（或时序）中的任何噪声都会直接影响输出的相位噪声。
图 1：时钟与相位噪声的相关性
如上图所示，时钟对相位噪声的影响，可以视作各相继离散值与一个矩形函数相乘，其时序由时钟定义。
图 2：相位噪声卷积
如上图所示，在频域中，乘法转换为卷积运算。结果，期望的频谱被时钟相位噪声所破坏。这就是整个时钟相位噪声的产生的过程。
信号频率与相位噪声
根据信号频率与时钟频率之比，相对于载波的噪声放大或缩小。信号频率每降低一半，噪声改进6dB。为了证明这一点，下图是不同频率（5GHz，1GHz，500MHz）下，混入一个带有轻度100kHz相位偏移的调制时钟信号（精密受控），来interwetten与威廉的赔率体系 相位噪声，来看看信号频率与相位噪声的关系。
图 3 ：带100kHz相位调制的时钟输出相位噪声 （图片来源：ADI）
我们可以看到，从5GHz时钟到500 MHz DAC输出观测到20dB降幅，从500MHz输出到1GHz输出观测到6dB增幅。
时钟噪声对于DAC相位噪声的影响很大。选择一个高精度的晶振可能是最简单的方案。
文章来源：得捷电子DigiKey
审核编辑 黄宇
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
电路设计
+关注
关注
6673文章
2451浏览量
204211 -
dac
+关注
关注
43文章
2291浏览量
190998 -
相位噪声
+关注
关注
2文章
180浏览量
22860
发布评论请先 登录
相关推荐
数字振荡器的相位噪声是多少
数字振荡器的相位噪声是一个复杂且多变的参数，它受到多种因素的影响，包括振荡器本身的设计、制造工艺、工作环境以及外部干扰等。因此，无法给出一个具体的、固定的相位
锁相环相位噪声的影响因素
锁相环（Phase Locked Loop, PLL）相位噪声是评估锁相环性能的重要指标之一，它描述了输出信号相位的不稳定性。相位
如何描述相位噪声的大小 相位噪声测试和意义
使用频谱仪法进行相位噪声测试时，虽然测试精度受仪器自身指标影响，但测试设置简单、快捷，频率偏移范围大，可测试很多信号源的特性，比如：杂散发射、邻信道功率泄漏、高次谐波，并且可以直接显示相位噪声
发表于 03-07 10:56
•1529次阅读
深入了解FET输入放大器中的电流噪声
给出了放大器的电流噪声，一般是1kHz频率时的噪声。但并非始终能够指明电流噪声参数从何而来。是通过测量得来？或者是理论推断而来？有些制造商很
什么是相位噪声 产生相位噪声的原因 相位噪声的表示方法及影响
，它可以影响到通信系统的性能，尤其是对于高速通信系统来说。 相位噪声的产生原因主要有两个方面：主振荡器（或参考频率源）的噪声和环路滤波器引入
工商网监
评论