一种用于LDO的super current mirror结构

1. LDO的稳定性问题

这篇文章实际是之前的文章“一种用于LDO的super source follower结构”的姐妹篇。在前一篇文章里提到过，在LDO输出有片外大电容稳压的情况下，输出节点为系统主极点。在轻负载（iload接近0）时，输出电阻大，主极点低；重负载（iload接近LDO最大负载电流）时，输出电阻小，主极点高。考虑到内部运放输出节点电阻大，而pass device的栅极寄生电容大，为了保证全负载范围内的稳定性，一般会在内部运放输出和pass device之间插一级buffer，避免内部次极点太低频。前一篇文章里介绍的是用super source follower来做buffer，而本文旨在用super current mirror来做buffer。

再复习一下我们对super source follower的要求： 输入电容足够小，输出电阻足够小，且功耗足够低。 事实上，即便换成super current mirror，要求也是一样的。

2. Super current mirror

图一

图一是用current mirror来做LDO buffer stage的典型例子。运放输出节点连接一个NMOS的栅极，这个NMOS实际是作为一个gm cell，将VEA转化为电流。再连接diode-connected PMOS，将电流以1:K的比例镜像给功率管MP。可以看到，中间这个buffer的输出阻抗Zo=1/gm。

如何对传统的current mirror进行改善呢？答案如图二。对右侧的super current mirror，稳态时电流分布如下：iB2=iB1=IOUT/K，iB4=iB6=iB5=IOUT/(3*K)，iB3=4*IOUT/(3*K)，那么IIN=IOUT/K。反过来看，这个电流镜以1:K的比例将输入电流镜像出去，和左侧传统电流镜的功能一样。

图二

瞬态时 ，输入电流IIN一旦增加Δi，MB5和MB6电流减小Δi，VBoost上升Δi*(ro4||ro6)，通过MB1使IBoost增加Δi*(ro4||ro6)*gm1，迅速拉低VG点，使IOUT增大。可见，瞬态时，IBoost通过这个反馈环路的放大，可以加速VG这个大电容节点的拉低，那么super current mirror的瞬态响应速度就比传统电流镜更快。随着VG的拉低，一方面，MB3电流增大，使MB5电流增加，形成一个负反馈环路；另一方面，MB4电流也增大，使VBoost电压继续升高，形成一个正反馈环路。

下面分析下 环路稳定性 。将MB1的gate和MB4/6的drain断开，假设MB1的gate电压增大Δv， IBoost减小Δvgm1，MB3,5,6的电流减小Δvgm14/3，VBoost减小Δvgm1 4/3 (ro4||ro6)，则此负反馈环路的增益为gm1 4/3 (ro4||ro6)。再看右侧正反馈环路，MB4电流增大Δvgm11/3，VBoost增大Δvgm11/3*(ro4||ro6)，则正反馈环路增益为gm1 1/3 (ro4||ro6)，由各支路电流比例保证正反馈增益小于负反馈增益，低频情况下可保证由负反馈主导。

那么随着频率的升高，如何保证相位裕度足够呢？作者在MB2的gate和MB4的gate之间加了一个电阻Rc，但并未具体推导。对此，笔者自己画了个等效模型并做了如下推导（此处认为Rc>>1/gm2，可能有不严谨的地方，仅供参考）：

图三

为了方便阅读，重新贴一张图二在这：

图二

假如Rc=0，Cg2直接挂在VG上，会在整体环路里引入一个gm2/Cg2的次极点；而引入Rc后，次极点约为1/(RcCg2)，但同时引入一个左半平面的零点1/(4/3Rc*Cg2)，基本可以抵消次极点的影响。

再回头看我们起初对buffer的要求： 输入电容足够小，输出电阻足够小，且功耗足够低。 在本文介绍的结构中，输入电容和传统电流镜并没有太大变化，且功耗增加了，但输出电阻减小了。同样可以由图三推导Cg2节点的等效电阻，由于环路增益的抑制，使得此节点阻抗减小了非常多。

最后，贴一张原文里的对比图：

图四

可以看到，由于输出阻抗减小，整体带宽显著增加。