0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么pcb走线需要等长?

嵌入式加油站 来源:嵌入式加油站 作者:嵌入式加油站 2023-11-03 16:27 次阅读

为什么pcb走线需要等长?

可以参考这篇文章 PCB设计十大误区-绕不完的等长_等长仿真计算-CSDN博客,简单的理解就是时序是指电路系统的时间特性,即电路的状态随时间的变化情况。数字电路中的信号延迟、时钟频率。

数字电路中,每个操作都需要在正确的时间执行,因为电子元件并不是瞬间完成其功能的。例如,在时钟信号的上升沿或下降沿处将数据写入存储器,然后等待一段时间后读取数据。如果在错误的时序下执行这些操作,从机数据接收错误,导致乱码,(奇偶校验位就是防止数据乱码)

时序分析,在高速数字电路中,通过对电路的设计和interwetten与威廉的赔率体系 来确保电路操作的正确时间关系。它可以通过使用时序约束来指定电路组件之间的相对时序关系。时序分析可以帮助设计人员避免电路中的冒险现象、稳态和暂态时序故障等问题。

时序匹配:在高速数字电路中,信号的到达时间对于确保数据的正确传输非常重要。如果信号经过的路径长度不同,就会导致信号间的时延差异,可能导致时序错误。通过保持信号路径等长,可以最大程度上减小时延差异,使信号到达终点的时间保持一致。

信号完整性:信号在传输过程中可能会受到噪声、互相干扰和反射等影响。等长走线可以帮助降低这些问题的发生概率。当信号经过不等长的走线时,由于信号的传播速度是有限的,不等长的走线可能导致信号波形的失真和不完整。通过保持信号路径等长,可以减小这些问题的风险,提升信号的完整性。

信号匹配:在差分信号传输中,等长走线也可以实现差分信号的匹配。差分信号是指同时传输正负两个相位相反的信号,通过比较这两个信号的差异来恢复原始信号。等长走线可以确保正负两个信号的传播时间一致,从而保持差分信号的匹配性能。

1.添加xSignal,class

wKgaomVEr3eAO928AACdrlBFynk585.jpg

编辑

wKgZomVEr3eABTa-AADEEvMSYHk304.jpg

编辑2.再点击设置-创建xsignal,选择两个器件需要等长的网络

wKgZomVEr3eACChmAAB1-81jmGM682.jpg

编辑

点击分析可以选择要等长的网络

wKgaomVEr3eAP05ZAABfP1bUS9E394.jpg

编辑

规则中设置长度公差

wKgaomVEr3eACbUTAAIHifAawAQ252.jpg

编辑

选择创建的类

wKgZomVEr3eAVibIAAIZtNjVNds942.jpg

编辑

此时黄色表示警告,以黑色线为标准

wKgaomVEr3eAF5JGAAK1C5yXPFU630.jpg

编辑

wKgZomVEr3eALhgCAAJy0v729gY086.jpg

编辑

黑色表示公差<=20mil

审核编辑:汤梓红
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4318

    文章

    23053

    浏览量

    396807
  • altium
    +关注

    关注

    47

    文章

    944

    浏览量

    118084
  • 数字电路
    +关注

    关注

    193

    文章

    1604

    浏览量

    80554
  • Designer
    +关注

    关注

    0

    文章

    121

    浏览量

    35765

原文标题:Altium Designer 21 xSignal等长设置

文章出处:【微信号:嵌入式加油站,微信公众号:嵌入式加油站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    pcb设计中常见的线等长要求是什么

    1、在做 PCB 设计时,为了满足某一组所有信号线的总长度满足在一个公差范围内,通常要使用蛇形线将总长度较短的信号线绕到与组内最长的信号线
    的头像 发表于 07-27 07:40 3536次阅读
    <b class='flag-5'>pcb</b>设计中常见的<b class='flag-5'>走</b><b class='flag-5'>线</b><b class='flag-5'>等长</b>要求是什么

    请教,SIM卡PCB线,这个CKL时钟线和数据线DATA要等长嘛,一条顶层一条底层如图这样可以嘛

    请教,SIM卡PCB线,这个CKL时钟线和数据线DATA要等长嘛,一长条顶层一条
    发表于 08-03 22:49

    PADS等长线教程

    PADS等长线教程
    发表于 04-27 23:34

    PADS等长线教程

    PADS等长线教程
    发表于 11-25 01:10

    PCB设计规则——等长 的体会

    等长PCB设计的时候经常遇到的问题。存储芯片总线要等长,差分信号要等长。什么时候需要等长
    发表于 12-01 11:00

    PADS等长线教程

    本帖最后由 宋一锋 于 2016-11-25 17:53 编辑 PADS等长线教程
    发表于 11-18 15:06

    请问地址线需不需要等长线

    有个项目很纠结,希望大家帮忙解答下:用的芯片主要有一块DSP芯片,一块DDR2芯片,一块FLASH芯片等,在线的时候这3个芯片之间的数据线,地址线需不
    发表于 09-26 05:38

    以太网的接口信号在PCB线的时候差分可以不等长么?

    以太网的接口信号,在PCB线的时候,差分可以不等长么?如果要等长,误差是多少?
    发表于 04-07 17:38

    PCB布局线时CAN需要差分等长线吗?

    PCB布局线时CAN需要差分等长线吗?
    发表于 04-07 17:39

    AD9446 LVDS信号线PCB线的差分对间等长有没有要求?

    我的AD9446的工作在LVDS模式下,请问对于AD9446(100MHz),LVDS信号线PCB线的差分对间等长有没有要求?(PS:1
    发表于 12-18 06:26

    教您在Allegro中设置线等长进阶

    对于简单线等长在以前文档中都有涉及这里不再复述了,下面内容将给大家介绍一下有关Xnet等长的设置问题, 如现在主板DD
    发表于 06-28 09:38 2.9w次阅读
    教您在Allegro中设置<b class='flag-5'>走</b><b class='flag-5'>线</b><b class='flag-5'>等长</b>进阶

    PCB设计做等长线的目的是什么

    PCB设计中,等长线主要是针对一些高速的并行总线来讲的。 由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDRSDRAM)甚至4次,而随着芯片运
    的头像 发表于 10-24 09:29 9586次阅读

    PCB设计中如何实现等长线

    PCB 设计中,等长线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDR SDRAM)甚至 4 次,而随
    的头像 发表于 11-22 11:54 2w次阅读

    DDR 高速PCB 设计线等长资料下载

    电子发烧友网为你提供DDR 高速PCB 设计线等长资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮
    发表于 03-30 08:42 54次下载
    DDR 高速<b class='flag-5'>PCB</b> 设计<b class='flag-5'>走</b><b class='flag-5'>线</b>绕<b class='flag-5'>等长</b>资料下载

    PCB设计中常见的线等长要求

    PCB设计中常见的线等长要求
    的头像 发表于 11-24 14:25 3366次阅读
    <b class='flag-5'>PCB</b>设计中常见的<b class='flag-5'>走</b><b class='flag-5'>线</b><b class='flag-5'>等长</b>要求