0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

聊一聊FDSOI工艺中的latch up(pseudo)

冬至子 来源:一片冰芯 作者:一片冰芯 2023-10-31 17:16 次阅读

**1 **ESD Scheme

一般多电源轨的ESD方案如图1所示。最左侧两个diode用于HBM(Human Body Model)保护,与其相邻的电阻(250Ω)及diode用于CDM(Charge Device Model)保护,PAD和VDDIO之间的P-diode用于正向ESD放电,PAD和VSSIO之间的N-diode用于负向ESD放电,当正向ESD发生时电源地之间的RC-CLAMP触发,当负向ESD发生时电源地之间的N-diode触发,VSSIO和VSSC之间的背靠背diode提供双向ESD放电通路。

图片

Fig1. ESD Scheme

再跟大家啰嗦两句,你有没有好奇过图2所示,我们手中的micro-SD card,为什么会有两个脚突出来呢?其实这两个脚就是芯片的电源和地,当芯片插入卡槽过程中突出的引脚会率先与卡槽接触,实现预放电,达到ESD保护的目的,哈哈,是不是很有意思。

无规矩不成方圆,ESD当然也有专门的标准,如HBM的ANSI/ESDA/JEDECJS-001-2017标准,CDM的ANSI/ESDA/JEDECJS-002-2014标准以及MM(Machine Model)的ANSI/ESDSTM5.2-2012标准等。工业、军品、汽车(HBM一般要达到8000V)、宇航ESD标准不一,你的芯片对应哪个市场就follow哪个啦。

图1所示的RC-CLAMP要满足以下条件:

DC状态各PVT下有较小的leakage;

② HBM、CDM、MM下各晶体管不得出现耐压问题;

③ 各电源上下电时保证RC-CLAMP的功率管关断。

我似乎跑题了,ESD内容太多了,以后有机会再跟大家聊吧,下面书归正传。

**2 **Latch up

2.1 bulk工艺中的latch up

bulk工艺中的latch up原理及触发机理就不啰嗦了,请自行找度娘学习,我这边只贴一张图。

图片

Fig3. inverter的剖面图及寄生模型

可见bulk工艺中的latch up跟寄生电阻密切相关,layout时要特别注意有源区到阱边界距离,不同电位阱之间的距离(通常要求1.5倍以上最小线宽),过孔和通孔数量等问题。

2.2 SOI工艺中的latch up

SOI(Silicon-on-Insulator),在摩尔定律的延续一讲中给大家介绍过,没接触这个工艺的先自己学习一下。SOI中的耗尽层夹在两层氧化层之间,类似于三明治,图4给出了SOI和bulk工艺的剖面图,图中左面的埋藏氧化层厚度只有20nm左右而且平整度要求非常高,能提供这种晶圆的寥寥无几,价格也相对较高。

图片

Fig4. SOI和bulk工艺CMOS晶体管的剖面图

SOI工艺通过超薄埋氧实现了器件隔离,因此寄生BJT也不存在,从而实现latch up immune。那么本章为什么还要提SOI工艺中的latch up呢?在SOI工艺中并不是所有器件都做在超薄埋氧中,如diode、varactor电容、ldmos等,因此也会有latchup薄弱点。

下面以Invecas公司在22nm FDSOI中遇到的问题 ^[1]^ 为例进行latch up分析。

据我了解,Globalfoundries 22nm FDSOI工艺一次full mask的价格现在的价格约1000万RMB,因此这个latch up问题可能让Invecas公司损失1000万RMB甚至更多。

论文中的3.3V RC-CLAMP,正如图1中VDDIO和VSSIO之间的RC-CLAMP,Invecas设计的第一版3.3V RC-CLAMP电路如图5所示。其中VDD3V3为3.3V电源,EGNCAP为体硅器件,内部所有器件(电阻除外)任意两端电压(背栅除外)不得超过1.8V,因此这是一种用1.8V device设计的耐压结构RC-CLAMP。

图片

Fig5. 第一版3.3V RC-CLAMP

latch up测试出现问题是在图1中的PAD抽负电流时引起GPIO相邻位置的RC-CLAMP的N2和N3管(图5)导通,芯片热点分析如图6所示。

图片

Fig6. 芯片热点分析

该latch up不同于传统体硅中npnp(图3),它是由GPIO PAD(图1和图6)上的负电流latch up测试引起的寄生npn导通(为了与传统npnp latch up区分,这里叫pseudo latch up),如图7所示。主要原因是图5中的大电容采用了EGNCAP,EGNCAP是做在Hybrid region,是一种varactor电容,有源区做在了N阱中,剖面图如图8所示。

正常工作时P_BIAS处于中间电位(VDD3V3/2),当负latch up电流注入IO PAD时P_BIAS中的N阱会收集电子,导致P_BIAS电位降低,进而开启N2和N3管,导致电源和地之间出现大电流,即使移除负向latchup测试电流,N2和N3管仍会保持开启。

图片

Fig7. Trigger path from IO PAD to neighboring nwell of EGNCAP from supply cell

图片

Fig8. EGNCAP剖面图

针对以上问题,对Invecas对RC-CLAMP电路进行了修改,修改后的电路如图9所示。最明显的一个特征就是用EGNFET替换了EGNCAP电容,EGNFET是SOI器件,彻底消除了前边提到的中间电位N阱(P_BIAS)收集电子的问题。还有其他小的修改,限于篇幅请自行阅读论文。

图片

Fig9. 第二版3.3V RC-CLAMP

3 Consideration anddiscussion

RC-CLAMP中的RC常数及管子尺寸该如何选取?这里提到的EGNCAP是一种varactor电容,不同于传统MOS电容,其C-V曲线呈单调变化,什么地方会用到它呢?

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ESD保护
    +关注

    关注

    0

    文章

    433

    浏览量

    27025
  • CDM
    CDM
    +关注

    关注

    0

    文章

    30

    浏览量

    12237
  • CMOS晶体管
    +关注

    关注

    0

    文章

    11

    浏览量

    10208
  • GPIO
    +关注

    关注

    16

    文章

    1204

    浏览量

    52082
  • 寄生电阻
    +关注

    关注

    1

    文章

    20

    浏览量

    2280
收藏 人收藏

    评论

    相关推荐

    从焊接角度,设计PCB的5个建议

    完成个电路板,需要PCB工程师、焊接工艺、焊接工人等诸多环节的把控。今天通过定位孔、MARK点、留边、焊盘过孔、辅助工具这五个方面从画板的角度跟大家
    的头像 发表于 02-06 10:31 1996次阅读
    从焊接角度<b class='flag-5'>聊</b><b class='flag-5'>一</b><b class='flag-5'>聊</b>,设计PCB的5个建议

    消息队列威廉希尔官方网站 选型的7种消息场景

    我们在做消息队列的威廉希尔官方网站 选型时,往往会结合业务场景进行考虑。今天来消息队列可能会用到的 7 种消息场景。
    的头像 发表于 12-09 17:50 1378次阅读
    <b class='flag-5'>聊</b><b class='flag-5'>一</b><b class='flag-5'>聊</b>消息队列威廉希尔官方网站
选型的7种消息场景

    Latch UP

    的PNP和NPN双极性BJT相互影响而产生的低阻抗通路, 它的存在会使VDD和GND之间产生大电流随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越
    发表于 12-16 16:37

    AltiumFill,Polygon Pour,Plane的区别和用法

    Fill会造成短路,为什么还用它呢?来AltiumFill,Polygon Pour,Plane的区别和用法
    发表于 04-25 06:29

    stm32的低功耗调试

    前言:物联网的大部分设备都是电池供电的,设备本身低功耗对延长设备使用至关重要,今天就实际调试总结stm32的低功耗调试。1、stm32在运行状态下的功耗上图截图自stm32l15x手册
    发表于 08-11 08:18

    平衡小车代码的实现

    前言今天代码,只有直立功能的代码。代码总体思路给定个目标值,单片机通过IIC和mpu6050通信,得知数据后,根据角度环计算出个P
    发表于 01-14 08:29

    IIC总线设计

    大家好,又到了每日学习的时间了,今天咱们来 IIC 总线设计。 、概述: IIC 是Inter-Integrated Circuit的缩写,发音为eye-squared cee
    的头像 发表于 06-22 10:32 9306次阅读

    小米米2月19日停止服务 米宣布关闭服务器

    v8.8.70 及以上版本支持批量导出。 2010年12月10日,反应迅速的小米仅仅用了不到2个月的时间,发布了中国第款模仿kik的产品——米。Kik是款基于手机通信录的社交软件,用户可以免费短信聊天。 2012年5月,
    的头像 发表于 01-20 05:43 6657次阅读

    复活了 能维持多久?

    2021年2月19日,米宣布停服,2021年2月26日,米重新上线。不过这次,米却是以全新的面貌与大家相见。
    发表于 03-08 16:32 1153次阅读

    FPGA的彩色转灰度的算法

    大家好,又到了每日学习的时间了,今天我们来FPGA学习可以遇到的些算法,今天就
    的头像 发表于 04-15 15:47 1960次阅读

    IC工艺和版图设计第八章Latch-up和GuardRing设计

    IC工艺和版图设计第八章Latch-up和GuardRing设计
    发表于 02-10 18:11 0次下载

    【职场杂谈】与嵌入式物联网架构师几个话题

    【职场杂谈】与嵌入式物联网架构师几个话题
    的头像 发表于 08-23 09:19 1332次阅读
    【职场杂谈】与嵌入式物联网架构师<b class='flag-5'>聊</b><b class='flag-5'>一</b><b class='flag-5'>聊</b>几个话题

    浅谈Latch-up

    ESD,EOS,Latch-up都是芯片在制造,运输,使用过程的风险源,他们会对芯片造成不同程度的物理损伤。
    的头像 发表于 06-12 16:25 1.3w次阅读
    浅谈<b class='flag-5'>Latch-up</b>(<b class='flag-5'>一</b>)

    简单DPT威廉希尔官方网站 -double pattern technology

    今天想来简单DPT威廉希尔官方网站 -double pattern technology,也就是双层掩模版威廉希尔官方网站 ,在目前先进工艺下,这项威廉希尔官方网站 已经应用的很普遍了。
    的头像 发表于 12-05 14:26 1877次阅读

    芯片设计的NDR是什么?

    今天突然想route相关的问题,讲讲NDR是什么,我也梳理总结下我对NDR的认识。
    的头像 发表于 12-06 15:14 2042次阅读