0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技携手台积公司加速N2工艺下的SoC创新

新思科技 来源:新思科技 2023-10-24 16:42 次阅读

新思科技认证的数字和interwetten与威廉的赔率体系 设计流程可提高高性能计算、移动和AI芯片产品质量。

Synopsys.ai EDA解决方案中的模拟设计迁移流程可实现台积公司跨工艺节点的快速设计迁移。

新思科技接口IP和基础IP的广泛产品组合正在开发中,将助力缩短设计周期并降低集成风险。

新思科技近日宣布,其数字和定制/模拟设计流程已通过台积公司N2工艺威廉希尔官方网站 认证,能够帮助采用先进工艺节点的SoC实现更快、更高质量的交付。新思科技这两类芯片设计流程的发展势头强劲,其中数字设计流程已实现多次成功流片,模拟设计流程也正应用于多个设计项目。这些设计流程在AI驱动型Synopsys.ai 全栈式EDA解决方案的支持下,大大提升了生产率。新思科技针对台积公司N2工艺开发的基础IP和接口IP将有助于降低集成风险,并加快高性能计算、AI和移动SoC的上市时间。此外,包括新思科技DSO.ai在内的新思科技领先AI驱动型芯片英国威廉希尔公司网站 ,还能加速基于N2工艺的芯片设计,从而提高芯片的功耗、性能和面积。

高效复用跨工艺节点的设计

新思科技的模拟设计流程在台积公司先进工艺上实现了节点之间的设计高效复用。作为经认证的EDA流程的一部分,新思科技提供可互操作的工艺设计套件(iPDKs)和新思科技IC Validator物理验证,用于全芯片物理签核。

台积公司和新思科技的长期合作,实现了先进SoC设计领域的高设计结果质量,以及更快速的上市时间。我们与新思科技等设计生态系统合作伙伴密切合作,为台积公司先进的工艺威廉希尔官方网站 提供全面、一流的解决方案,能够以显著的威廉希尔官方网站 优势满足我们共同客户在高性能应用领域的芯片需求,并为不同工艺节点间的设计快速迁移提供成熟的路径。

Dan Kochpatcharin

设计基础架构管理事业部负责人

台积公司

针对台积公司N2工艺开发的数字和模拟设计流程代表着新思科技在EDA全栈解决方案上的重大投入,致力于帮助开发者快速启动N2工艺设计,为他们的SoC带来更出色的功耗、性能和芯片密度,进而建立产品的差异化优势并加速产品上市时间。我们与台积公司携手在每一代台积公司的工艺威廉希尔官方网站 上紧密合作,不断精进我们全球领先的EDA和IP解决方案,以满足客户的创新需求并增强其竞争力。

Sanjay Bali

EDA事业部战略与产品管理副总裁

新思科技

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    38

    文章

    4163

    浏览量

    218170
  • eda
    eda
    +关注

    关注

    71

    文章

    2755

    浏览量

    173212
  • 新思科技
    +关注

    关注

    5

    文章

    796

    浏览量

    50334
  • AI芯片
    +关注

    关注

    17

    文章

    1881

    浏览量

    34994

原文标题:新思科技携手台积公司加速N2工艺下的SoC创新,助力跨工艺节点设计快速迁移

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    2纳米制程威廉希尔官方网站 细节公布:性能功耗双提升

    在近日于旧金山举行的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业电揭晓了其备受期待的2纳米(N2)制程威廉希尔官方网站 的详细规格。 据
    的头像 发表于 12-19 10:28 125次阅读

    2nm制成细节公布:性能提升15%,功耗降低35%

    12月17日消息,在于旧金山举行的 IEEE 国际电子器件会议 (IEDM) 上,全球晶圆代工巨头电公布了其备受瞩目的2纳米(N2)制程威廉希尔官方网站 的更多细节,展示了该威廉希尔官方网站 在性能、功耗和晶
    的头像 发表于 12-18 16:15 88次阅读

    2纳米制程威廉希尔官方网站 细节公布

    近日,在旧金山举办的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业电揭示了其备受期待的2纳米(N2)制程威廉希尔官方网站 的详尽信息。 据悉,相较于前代制程威廉希尔官方网站 ,
    的头像 发表于 12-18 10:35 221次阅读

    电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    来源:IEEE 电在本月早些时候于IEEE国际电子器件会议(IEDM)上公布了其N22nm级)制程的更多细节。该新一代工艺节点承诺实现
    的头像 发表于 12-16 09:57 154次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b>电分享 <b class='flag-5'>2</b>nm <b class='flag-5'>工艺</b>深入细节:功耗降低 35% 或性能提升15%!

    N2安变频器的应用及参数设置

    详细介绍N2安变频器的应用及参数设置
    发表于 11-16 13:44 0次下载

    思科技再获公司多项OIP年度合作伙伴大奖

    半导体威廉希尔官方网站 领域的发展速度十分惊人,新思科技与公司(TSMC)始终处于行业领先地位,不断突破威廉希尔官方网站 边界,推动芯片设计的创新与效率提升。我们与
    的头像 发表于 10-31 14:28 242次阅读

    2nm制程近况佳,N3X、N2P以及A16节点已在规划中

    电联合首席运营官张晓强进一步指出,2nm制程的研发正处于“非常顺利”的状态:纳米片的“转换效果”已达预定目标中的90%,良率亦超过80%。
    的头像 发表于 05-24 16:38 822次阅读

    N3P工艺新品投产,性能提质、成本减负

    N3E工艺的批量生产预期如期进行,其缺陷密度与2020年量产的N5工艺相当。电对
    的头像 发表于 05-17 09:17 965次阅读

    思科技物理验证解决方案已获得公司N3P和N2工艺威廉希尔官方网站 认证

    由Synopsys.ai EDA套件赋能可投产的数字和模拟设计流程能够针对台公司N3/N3P和N2工艺
    的头像 发表于 05-14 10:36 452次阅读
    新<b class='flag-5'>思科</b>技物理验证解决方案已获得<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>公司</b><b class='flag-5'>N</b>3P和<b class='flag-5'>N2</b><b class='flag-5'>工艺</b>威廉希尔官方网站
认证

    思科技与公司深化EDA与IP合作

    思科技近日与公司宣布,在先进工艺节点设计领域开展了广泛的EDA和IP合作。双方的合作成果已经成功应用于一系列人工智能、高性能计算和移动
    的头像 发表于 05-13 11:04 507次阅读

    思科技与公司深度合作,推动芯片设计创新

     新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC Compiler光子集成方面的先进成果,结合我们广泛的IP产品组合,使得我们与
    的头像 发表于 05-11 16:25 433次阅读

    思科技面向公司先进工艺加速下一代芯片创新

    套件赋能可投产的数字和模拟设计流程能够针对台公司N3/N3P和N2工艺,助力实现芯片设计成功,
    发表于 05-11 11:03 436次阅读
    新<b class='flag-5'>思科</b>技面向<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>公司</b>先进<b class='flag-5'>工艺</b><b class='flag-5'>加速</b>下一代芯片<b class='flag-5'>创新</b>

    电2023年报:先进制程与先进封装业务成绩

    据悉,电近期发布的2023年报详述其先进制程与先进封装业务进展,包括N2N3、N4、N5、
    的头像 发表于 04-25 15:54 682次阅读

    思科携手英特尔加速Intel 18A工艺高性能芯片设计

    思科技数字和模拟 EDA 流程经过认证和优化,针对Intel 18A工艺实现功耗、性能和面积目标
    的头像 发表于 03-05 17:23 529次阅读

    电:规划1万亿晶体管芯片封装策略

    为达成此目标,公司正加紧推进N2N2P级别的2nm制造节点研究,并同步发展A14和A10级别的1.4nm加工工艺,预计到2030年可以实现
    的头像 发表于 12-28 15:20 627次阅读