0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Zynq系列处理器中AXI接口的使用

CHANBAEK 来源:嵌入式随笔 作者:嵌入式随笔 2023-10-17 17:05 次阅读

Zynq系列处理器包含了ARMFPGA,与ARM处理器+FPGA这种两个处理器相比最大的特点就是两种结构的数据交互在芯片内部进行。既节约了接口,有提升了交互速度。

内部交互主要是使用AXI接口。AXI是一种主从接口。虽然看起来很复杂,但也是主机发送地址然后读写数据。PS端通过芯片内控制器来发送或者接收AXI接口信号,和SPI之类的主从接口一样。

图片

PL端通过IP核或者自写的逻辑程序收发AXI接口程序。

通过如下的图(ZYNQ7000系列的)可以看出PS端的GP AXI连接一个控制器,HP AXI连接一个控制器。

图片

如上图所示,这个型号的GP AXI可以作为主机也可以作为从机,来与PL端交互数据。HP AXI的传输速度快,通过Programmable Logic to Memory Interconnect可以连接到DDR控制器,可以访问DDR数据。流程是:PL端的逻辑程序发出AXI接口的时序信号,Programmable Logic to Memory Interconnect接收到后转化成可以访问DDR控制器的信号来读写数据。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19265

    浏览量

    229670
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603034
  • 接口
    +关注

    关注

    33

    文章

    8580

    浏览量

    151030
  • Zynq
    +关注

    关注

    10

    文章

    609

    浏览量

    47176
  • AXI
    AXI
    +关注

    关注

    1

    文章

    127

    浏览量

    16625
收藏 人收藏

    评论

    相关推荐

    ZynqAXI4-Lite和AXI-Stream功能介绍

    ZynqAXI4-Lite功能 AXI4-Lite接口AXI4的子集,专用于和元器件内的控制
    的头像 发表于 09-27 11:33 8896次阅读
    <b class='flag-5'>Zynq</b><b class='flag-5'>中</b><b class='flag-5'>AXI</b>4-Lite和<b class='flag-5'>AXI</b>-Stream功能介绍

    Xilinx zynq AXI总线全面解读

    AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一种总线协议, Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持,目前使用 AX
    的头像 发表于 12-04 12:22 7128次阅读
     Xilinx <b class='flag-5'>zynq</b> <b class='flag-5'>AXI</b>总线全面解读

    ZYNQ多核处理器硬件上的划分

    zynq系列开发板有两个板载Cortex-A9处理器,两个ARM可以协同处理数据。
    的头像 发表于 09-19 09:06 2660次阅读

    玩转Zynq连载34——[ex54] 基于ZynqAXI GP总线的从机接口设计

    时钟。完成ZYNQ7 ProcessingSystem的配置更改后,回到Diagram界面,可以看到新出现了名为M_AXI_GP0_ACLK、M_AXI_GP0和FCLK_CLK0的
    发表于 11-12 10:23

    玩转Zynq连载37——[ex56] 基于ZynqAXI HP总线读写实例

    HP总线。PL作为AXI HP主机,可以通过这4条总线实现对内存(DDR3)的读写访问,这4条总线加总的极限带宽,通常能够超过DDR3的最大有效带宽,因此,对于处理器与PL之间的数据交互,Zynq
    发表于 11-26 09:47

    关于Zynq的理论部分

    关于Zynq的理论部分,文大部分截图摘抄自《zynqbook》ZYNQ架构双核ARM Cortex-A9 处理器:ARM Cortex-A9 是一个应用级的处理器,能运行完整的像Lin
    发表于 07-23 10:11

    一文详解ZYNQ的DMA与AXI4总线

    ZYNQ,支持AXI-Lite,AXI4和AXI-Stream三种总线,但PS与PL之间的接口
    的头像 发表于 09-24 09:50 5294次阅读
    一文详解<b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>的DMA与<b class='flag-5'>AXI</b>4总线

    何谓 AXI?关于AXI3/AXI4的相关基础知识

    引言 近来,几乎每个赛灵思 IP 都使用 AXI 接口ZynqZynq MP、MicroBlaze 和全新的 Versal 处理器都无一
    的头像 发表于 09-27 11:06 6608次阅读
    何谓 <b class='flag-5'>AXI</b>?关于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI</b>4的相关基础知识

    ZYNQDMA与AXI4总线

    接口的构架 在ZYNQ,支持AXI-Lite,AXI4和AXI-Stream三种总线,但PS
    的头像 发表于 11-02 11:27 4332次阅读
    <b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>DMA与<b class='flag-5'>AXI</b>4总线

    ZYNQ-7000系列MIO、EMIO、AXI_GPIO接口

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
    发表于 07-25 17:41 2746次阅读
    <b class='flag-5'>ZYNQ</b>-7000<b class='flag-5'>系列</b>MIO、EMIO、<b class='flag-5'>AXI</b>_GPIO<b class='flag-5'>接口</b>

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
    发表于 01-31 06:50 12次下载
    <b class='flag-5'>ZYNQ</b>-7000<b class='flag-5'>系列</b>MIO/EMIO/<b class='flag-5'>AXI</b>_GPIO<b class='flag-5'>接口</b>

    AXI_GP接口AXI_HP接口的相关内容

    学习关于ZYNQ IP核的GP接口和HP接口的异同,介绍关于AXI_GP接口
    的头像 发表于 07-03 14:17 3044次阅读

    Zynq系列FPGA的亮点

    Zynq 系列的亮点在于 FPGA 里包含了完整的 ARM 处理子系统(PS),每一颗 Zynq 系列
    的头像 发表于 08-06 10:20 1398次阅读
    <b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>FPGA的亮点

    FPGA通过AXI总线读写DDR3实现方式

    AXI总线由一些核心组成,包括AXI处理器接口AXI4)、AXI
    发表于 04-18 11:41 1258次阅读

    为Xilinx® Zynq®UltraScale™系列处理器的VCCINT_VCU轨供电

    电子发烧友网站提供《为Xilinx® Zynq®UltraScale™系列处理器的VCCINT_VCU轨供电.pdf》资料免费下载
    发表于 09-25 10:54 0次下载
    为Xilinx® <b class='flag-5'>Zynq</b>®UltraScale™<b class='flag-5'>系列</b>多<b class='flag-5'>处理器</b><b class='flag-5'>中</b>的VCCINT_VCU轨供电