0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

D触发器与Latch锁存器电路设计

冬至子 来源:新芯设计 作者:新芯设计 2023-10-09 17:26 次阅读

引言

D 触发器,是时序逻辑电路中必备的一个基本单元,学好 D 触发器,是学好时序逻辑电路的前提条件,其重要性不亚于加法器,二者共同构成数字电路组合、时序逻辑的基础。

一、D 触发器的 Verilog 代码实现和 RTL 电路实现

module D_FF(
    input  Clk,
    input  D,
    output reg Q
    );

   always @(posedge Clk) begin
      Q <= D;
   end

endmodule

触发器(Flip - Flop):能够存储 1 位二值信号的基本单元统称为 D 触发器,简称 DFF,多个 D 触发器的级联便构成了能够存储多位二值信号的基本电路。时钟信号(Clock),简称 Clk,当系统中有多个 D 触发器需要同时动作时,就可以用同一个 Clk 信号作为同步控制信号。

电路中的输入端处没有小圆圈表示 Signal 以高电平为有效信号。(如果在 Signal 输入端画有小圆圈,则表示 Signal 以低电平作为有效信号)。

D 触发器的 RTL 电路图如下所示:

图片

D 触发器的 RTL 电路图

二、D 触发器的 Verilog 代码实现和 RTL 电路实现

module Latch(
    input din,
    input en,
    output reg dout
    );

    always @(din or en)
        if(en) 
            dout <= din;

endmodule

锁存器(Latch):一种对脉冲电平敏感的存储单元电路,可以在特定输入脉冲电平作用下才改变状态;而锁存,就是把信号暂存以维持某种电平状态。

锁存器的最主要作用是缓存,利用电平控制数据的输入与输出,它包括不带使能控制的锁存器和带使能控制的锁存器。锁存器的缺点是容易产生毛刺,不稳定,不利于静态时序分析。

锁存器的 RTL 电路图如下所示:

图片

锁存器的 RTL 电路图

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁存器
    +关注

    关注

    8

    文章

    906

    浏览量

    41497
  • RTL
    RTL
    +关注

    关注

    1

    文章

    385

    浏览量

    59766
  • D触发器
    +关注

    关注

    3

    文章

    164

    浏览量

    47905
  • 时序逻辑电路

    关注

    2

    文章

    94

    浏览量

    16538
  • 时钟信号
    +关注

    关注

    4

    文章

    448

    浏览量

    28542
收藏 人收藏

    评论

    相关推荐

    触发器的区别在哪?

    本案例主要通过两个基础的Latch)和触发器(Flip-Flop)来阐述下两者之间的区别,从时序图和源代码可以了解。
    的头像 发表于 12-04 15:50 1100次阅读
    <b class='flag-5'>触发器</b>与<b class='flag-5'>锁</b><b class='flag-5'>存</b><b class='flag-5'>器</b>的区别在哪?

    触发器、寄存和缓冲的区别

    的数据和运算结果,它被广泛的用于各类数字系统和计算机中。其实寄存就是一种常用的时序逻辑电路,但这种时序逻辑电路只包含存储电路。寄存的存储
    发表于 10-09 16:19

    凔海笔记之FPGA(六):触发器

    逻辑可构成时序逻辑电路,简称时序电路。现在讨论实现存储功能的两种逻辑单元电路,即
    发表于 05-21 06:50

    寄存触发器的区别

    寄存:registerlatch触发器:flipflop 一、
    发表于 07-03 11:50

    【转】数字电路三剑客:触发器和寄存

    变的情况下输出才变化。两个D可以构成一个D触发器,归根到底还是dff是边沿
    发表于 10-27 22:38

    图文并茂:D触发器电路设计教程

    触发器敏感的SR,如图所示,现在S = D而R =不是D
    发表于 02-03 08:00

    触发器的工作原理是什么

    的工作原理是什么?的动态特性及其应用有哪些?触发
    发表于 11-03 06:48

    触发器

    触发器1.什么情况要用到?状态不能保持
    发表于 03-10 17:52

    触发器原理

      1、掌握触发器电路结构和工作原理;   2、熟练掌握SR触发器、JK
    发表于 08-18 16:39 0次下载

    Latch触发器Flip-flop有何区别

    本文首先介绍了Latch结构和
    的头像 发表于 04-18 14:10 13.2w次阅读
    <b class='flag-5'>锁</b><b class='flag-5'>存</b><b class='flag-5'>器</b><b class='flag-5'>Latch</b>和<b class='flag-5'>触发器</b>Flip-flop有何区别

    触发器的区别

    作者:电子工程师小李 1) latch
    的头像 发表于 11-29 11:02 2.6w次阅读

    触发器、寄存的关联与区别及其相应的verilog描述

    1:触发器、寄存的关联与区别 首先应该明确
    的头像 发表于 12-19 12:25 1.2w次阅读

    什么是D触发器D触发器如何工作的?

    触发器有时组合在一起,因为它们都可以在其输出上存储一位(1或0)。与
    的头像 发表于 06-29 11:50 3.8w次阅读
    什么是<b class='flag-5'>D</b><b class='flag-5'>触发器</b>,<b class='flag-5'>D</b><b class='flag-5'>触发器</b>如何工作的?

    电路通过什么触发

    电路,它可以在没有时钟信号的情况下保持输出状态不变。通常由一个或多个触发器(Flip-Flop)组成,
    的头像 发表于 07-23 11:31 510次阅读

    d触发器d的区别是什么

    D触发器有两个输入端,一个是数据输入端D,另一个是时钟输入端CLK;两个输出端,一个是Q输出端,另一个是Q非输出端。当CLK信号上升沿到来时,D
    的头像 发表于 08-28 09:34 1307次阅读