【CVM01系列】| MCU硬件设计指南：时钟电路

曦华科技CVM01xx系列芯片集成多个时钟源：

(1)内部晶体振荡电路，可外接4MHz~40MHz晶体或陶瓷谐振器

(2)外部方波输入时钟：最高可达50MHz

(3)内部48MHz高速RC振荡器(FIRC)

(4) 内部8MHz低速RC振荡器(SIRC)

(5)内部128kHz低功耗振荡器(LPO)

(6)内部锁相环（PLL），提供高速的系统运行时钟

FIRC、SIRC是内部时钟源的，不必从硬件设计角度考虑。外部振荡器的工作范围为4~40MHz，为PLL及部分外设提供时钟源。

一、EXTAL和XTAL引脚

此类引脚为晶体提供接口，以控制内部时钟发生器电路，EXTAL是晶体振荡器放大器的输入，XTAL是晶体振荡器放大器的输出。Pierce振荡器提供了一个强大、低噪音、低功耗的外部时钟源，可为典型的晶体振荡器提供最佳启动余量。CVM01xx系列支持4~40MHz的晶体或谐振器。

△表1CVM01xx - EXTAL和XTAL引脚

△图1参考振荡器电路

△表2振荡器电路的组成部分

二、关于振荡器电路PCB布局的建议

晶体振荡器是一个interwetten与威廉的赔率体系 电路，必须根据模拟板布局规则仔细设计，具体如下：

(1)建议将PCB板送至晶体制造商，以确定负向振荡余量及电容最佳值。数据表中包含对振荡回路电容的建议，这些值与预期PCB、引脚等杂散容量值一起，作为一个起点

(2)XTAL/EXTAL引脚、晶体和外部电容之间的信号走线须尽可能短，这些走线应只连接到所需振荡器元件，而不能连接到任何其他设备或元件。在MCU和外部振荡器之间的连接不应有超过一个接地的通孔，可最大限度减少寄生电容并降低对串扰和EMI的敏感性

(3)尽量使其他数字信号线，特别是时钟线、模拟和频繁跳变的信号线远离晶体连接线，来自数字信号的串扰可能会对振荡器信号的低幅值造成影响

(4)应在晶体振荡器区域下方放置一个接地区域，该地平面须是连接到CVM01xx的VSSx基准的干净地。切勿将接地保护环与电路板上的任何其他接地信号相连，同时要避免实现接地环路

(5)主要的振荡回路电流在晶体和负载电容之间流动，此信号路径（晶振到晶振）应尽可能短，并应有一个对称布局，因此两个电容器的地线应尽可能靠近

如下图所示，为振荡器布局的推荐位置和PCB走线。

△图2建议的晶体振荡器布局

当gmXOSC>5 xgmcrit时，晶体振荡器电路提供非常安全的稳定振荡。

gmcrit定义为：gmcrit= 4 x (ESROSC+ RsEXT) x (2π x FOSC)2x (CO_OSC+ CLOAD)2

其中：

△表3超导方程 - 参数

例如，在CVM01xx单片机中设计振荡回路，最大的放大器跨导值为gmOSCX=27 mA/V，频率范围为4 ~ 40MHz，选择晶体AT-16.000MAGE-x - 16MHz /TXC晶体。

该设计具有以下特性：

△表4皮尔斯振荡器设计示例

gmcrit= 4 x(50 + 100) x (2πx [16 x 106])2x ([10 x 10-12] + [10.5 x 10-12]2

gmcrit= 2.548 mA/V

5 x gmcrit= 12.742 mA/V

由于晶体振荡器的超导（27 mA/V）高于5 xgmcrit，因此对增益余量的估计足以启动振荡。预计振荡器将在数据手册中规定的典型延迟后达到稳定振荡。基于振荡器制造商的分析和特性，RsEXT以及CEXTAL和CXTAL的值可被调整或重新定义，以确保安全振荡余量。

频率计设备可用于检查和测量晶体振荡或任何其他信号特性，但一般不建议使用示波器和频谱分析仪，因为这此类设备通常不能区分主振荡和假振荡，同时，若示波器探针（尽管有些探针的阻抗很低）直接连接到振荡电路，它将停止并可能影响或削弱晶体振荡。

来源：深圳曦华科技

审核编辑：汤梓红