0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SoC的核间通信机制硬件邮箱

麦辣鸡腿堡 来源:TrustZone 作者:Hcoco 2023-09-13 17:35 次阅读

Hardware Mailbox

硬件邮箱主要用于提供具有小的 32 位有效负载的中断事件通知。

VRING 使用硬件邮箱在目标 CPU 上触发中断。每个邮箱包含 16 个单向 HW 队列,最多可连接 4 个通信用户或 CPU。

J721E SoC 有 12 个硬件邮箱实例。即 12x 16 个硬件邮箱队列。

图片(硬件邮箱的逻辑框图)

Mailbox and VRING

邮箱本质上充当一个非常小的硬件队列,其中包含 VRING ID。

VRING 是共享内存中的 SW 队列,保存两个 CPU 之间传递的实际消息。当收到中断时,邮箱消息会告知从哪个 VRING 出列消息。

VRING ID=0 tells to look at the VRING from sender to receiverVRING ID=1 tells to look at the VRING from receiver to sender

图片

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10856

    浏览量

    211622
  • 通信
    +关注

    关注

    18

    文章

    6029

    浏览量

    135957
  • soc
    soc
    +关注

    关注

    38

    文章

    4163

    浏览量

    218184
  • 硬件
    +关注

    关注

    11

    文章

    3316

    浏览量

    66206
收藏 人收藏

    评论

    相关推荐

    SoC通信机制—mailbox介绍

    目前很多芯片都会有几个core,有的是Cortex M0+、M4、M7、A53、A73等等,有的有着2、3、4甚至68
    发表于 08-11 10:51 5681次阅读
    <b class='flag-5'>SoC</b>的<b class='flag-5'>核</b><b class='flag-5'>间</b><b class='flag-5'>通信</b><b class='flag-5'>机制</b>—mailbox介绍

    开放协议:IPSoC设计中的接口威廉希尔官方网站

    SoC 设计使芯片的设计从以硬件为中心转向以软件为中心,芯片设计不再是门级的设计,而是IP和接口及其复用设计。IP集成到系统所要考虑的问题包括:同步,例如全局执行、数据交换和协议
    发表于 12-11 11:07

    基于IPSoC接口威廉希尔官方网站

    是基于的免费开放的接口协议,可以根据不同IP通信要求进行配置和扩展,能够实现硬件集成真正的即插即用,允许系统集成根据应用需要选择最好的IP
    发表于 06-11 05:00

    创龙带您解密TI、Xilinx异构多核SoC处理器通讯

    1+1>2的效果。3.常见通信方式要充分发挥异构多核SoC处理器的性能,除开半导体厂家对芯片的硬件封装外,关键点还在于
    发表于 09-08 09:39

    如何对可重构系统中任务通信机制进行模拟实验?

    怎样去分析可重构系统中软/硬件任务通信?什么是可重构系统中消息队列通信机制?如何对可重构系统中任务
    发表于 04-27 06:03

    通信(IPC)解决方案

    (Inter-processor Communication)机制通信的主要目标是,充分利用硬件提供的
    发表于 11-03 07:26

    实时操作系统中任务通信的一种方法

    针对实时内核这个缺点引入固定消息邮箱机制通信方法. 这种方法的优点是:占用内存少,实时性强. 将固定消息邮箱机制与传统的
    发表于 12-09 16:46 46次下载
    实时操作系统中任务<b class='flag-5'>间</b><b class='flag-5'>通信</b>的一种方法

    一种基于Mailbox机制的多核处理系统

    基于FPGA的嵌入式应用在近几年来作为一个比较新颖的课题,本文在研究各种通信机制的基础上,提出了一种基于Mailbox
    发表于 11-22 17:31 1.3w次阅读

    Jacinto7 TDA4VM处理器的通信解决方案

    (Inter-processor Communication)机制通信的主要目标是,充分利用硬件提供的
    的头像 发表于 07-01 12:04 8720次阅读
    Jacinto7 TDA4VM处理器的<b class='flag-5'>核</b><b class='flag-5'>间</b><b class='flag-5'>通信</b>解决方案

    Jacinto™︎ 7通信解决方案

    Jacinto™︎ 7通信解决方案
    发表于 10-28 11:59 3次下载
    Jacinto™︎ 7<b class='flag-5'>核</b><b class='flag-5'>间</b><b class='flag-5'>通信</b>解决方案

    Jacinto 7通信解决方案

    (Inter-processor Communication)机制通信的主要目标是,充分利用硬件提供的
    的头像 发表于 03-16 09:19 1191次阅读
    Jacinto 7<b class='flag-5'>核</b><b class='flag-5'>间</b><b class='flag-5'>通信</b>解决方案

    进程通信机制有哪些

    比较难,Linux内核提供了多种进程通信机制。 同一个进程的不同模块(譬如不同的函数)之间进行通信都是很简单的,譬如使用全局变量等。 通常情况下,大部分的程序是不要考虑进程
    的头像 发表于 07-21 11:23 927次阅读
    进程<b class='flag-5'>间</b><b class='flag-5'>通信</b>的<b class='flag-5'>机制</b>有哪些

    SoC通信的实现机制之mailbox中断

    目前很多芯片都会有几个core,有的是Cortex M0+、M4、M7、A53、A73等等,有的有着2、3、4甚至68
    的头像 发表于 09-05 17:29 1719次阅读
    <b class='flag-5'>SoC</b><b class='flag-5'>核</b><b class='flag-5'>间</b><b class='flag-5'>通信</b>的实现<b class='flag-5'>机制</b>之mailbox中断

    通信(IPC)的目标和实现机制

    (Inter-processor communication)来通信,进行数据的交互。 通信
    的头像 发表于 09-13 17:32 3307次阅读
    <b class='flag-5'>核</b><b class='flag-5'>间</b><b class='flag-5'>通信</b>(IPC)的目标和实现<b class='flag-5'>机制</b>

    通信可能的实现机制

    理解为软件可自由定义的中断模块。 用于在片上处理器之间通信的一种mailbox队列中断机制,mailbox队列中断机制允许软件通过一组寄存器和关联的中断设置和得到信息在二个处理之间建立通信
    的头像 发表于 09-13 17:39 1247次阅读
    <b class='flag-5'>核</b><b class='flag-5'>间</b><b class='flag-5'>通信</b>可能的实现<b class='flag-5'>机制</b>