0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ

OpenFPGA 来源:OpenFPGA 2023-09-13 09:20 次阅读

背景

AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的评估板(Evaluation Board),它是主要由AD9144,AD9516,与PIC16F单片机组成的系统。工程上使用AD9144具有时钟时序要求很高和寄存器配置复杂的难点。

配置AD9144-FMC-EBZ,有两种途径:

1、通过FPGA母板,经由FMC接口,使用SPI配置寄存器

2、通过ADI提供的软件工具,配合母板(ADS7)来配置寄存器,如图所示:

fe58bb34-51cc-11ee-a25d-92fbcf53809c.png

遇到问题:

我们在尝试第一种方法的时候,遇到了SPI寄存器写不进的情况和读写不一致的情况。而第二种方法则需要ADS7用作母板。

调试

完成了以KC705作为母板,正确配置AD9144,并输出62.5MHz正弦波。

整个流程需要先在KC705上运行提供的HDL工程,随后进入软件工具配置流程。这里的HDL工程主要完成的是:Jesd204发送端的配置与正弦余弦信号的输出。另外,这里的软件工具配置流程既使用ADI官方提供的工具对AD9144和AD9516分别进行配置。

在调试开始前,硬件链接如下图所示:

fe7d668c-51cc-11ee-a25d-92fbcf53809c.png

1、AD9516寄存器配置获得

AD9516的作用是对输入时钟分频,为AD9144分别提供:sysref(3.91M),和refclk(125M)。

这里使用了AD9516-Evaluation-Software完成配置。

fea03f90-51cc-11ee-a25d-92fbcf53809c.png

在安装结束后,打开软件并选择正确的型号,这里选AD9516-1

fec349c2-51cc-11ee-a25d-92fbcf53809c.png

分别按下图所示进行配置:输入时钟(来自KC705)设置为2500;分频系数如图设置:最后得到两组频率为120M和3.9063M的时钟;点击左下角的橙色框(RGISTER W/R)中的WRITE。

fee2bc76-51cc-11ee-a25d-92fbcf53809c.png

点击“file”,点击“Save Setup”,导出“stp”文件,如下图所示。

fefd441a-51cc-11ee-a25d-92fbcf53809c.png

打开导出的.stp文件,如图:这个文件记录了寄存器地址与对应的值,将于后续步骤导入。

ff27067e-51cc-11ee-a25d-92fbcf53809c.png

2、AD9144&AD9516寄存器配置:

A、首先到AD公司官网搜索DAC Software Suite和Analysis Control Evaluation软件,下载并安装;

B、打开已经安装好的ACE软件,界面如下图所示。在硬件连接正确的情况下,图中红圈会检测到所连接的硬件板卡,点击图中绿圈的LED状按钮,AD9144-FMC-EBZ板卡上的蓝色LED灯会随之闪烁,说明连接成功。

ff46f39e-51cc-11ee-a25d-92fbcf53809c.png

C、双击打开“AD9144-FMC-EBZ”板卡。在“initial configuration”界面中按如图所示进行设置,点击“summary”并“apply”,双击右侧红色图框中的AD9144芯片。

ff6d87a2-51cc-11ee-a25d-92fbcf53809c.png

D、在打开的界面中按图中配置设置DAC calibration,选择“DAC3 DAC2”并点击“calibrate”。

ff83b27a-51cc-11ee-a25d-92fbcf53809c.png

E、点击上图右下角的“Proceed to memory map”,按照项目所需配置好AD9144相关的寄存器表的值,点击右上apply selected将对应的寄存器值写入AD9144芯片。

ffa8e4fa-51cc-11ee-a25d-92fbcf53809c.png

F、在电脑开始菜单>Analog Devices寻找“AD9144&AD9135&AD9136 SPI”并打开,软件界面如图所示:

ffc022c8-51cc-11ee-a25d-92fbcf53809c.png

G、在上方框中点击“read all registers”,然后点击“save registers to file”得到“.csv”文件,右键将其用记事本打开,如图所示,找到AD9516芯片开头的寄存器区域,将之前通过AD9516 Evaluation Software得到的stp文件中的寄存器值添加进.csv文件中并保存。

fff2aa5e-51cc-11ee-a25d-92fbcf53809c.png

如图所示,第一列是AD9144/AD9516的芯片,第二列是对应芯片的寄存器地址,第三列是寄存器对应的值,将AD9516所有寄存器的值添加进来并保存。

H、打开“AD9144&AD9135&AD9136 SPI”软件并选择“restore registers from file”,将上一步中修改保存好的.csv文件导入。

I、将vivado中的工程bit流文件烧录到板子上,通过ila抓取并观察tx_sync信号,发现信号持续拉高,返回AD9144&AD9135&AD9136 SPI软件read all registers,观察如图区域,如果图中所示四个寄存器值都为0F,vivado tx_sync持续拉高,并且txdata有数值输出,则说明AD9144与JESD204B同步成功,此时用示波器测量AD9144板卡输出可观测到波形输出。

000f9f06-51cd-11ee-a25d-92fbcf53809c.png

002fd492-51cd-11ee-a25d-92fbcf53809c.png

调试过程中遭遇问题

1.SPI配置失败问题?

0047d7f4-51cd-11ee-a25d-92fbcf53809c.png

2.AXI-Lite的参数设置?

通过在Analysis Control Evaluation软件中读取AD9144寄存器表值,查询0x453-0x45A寄存器值,得到关键参数L,SCR,F,K,M,N,N’,S,CF,HD等的值。

006b0814-51cd-11ee-a25d-92fbcf53809c.png

通过文档PG066 P27-P28中所示的值,计算出AXI协议所需要的每个寄存器地址的值。填入到vivado工程模块中的AXI协议部分。

0083ed98-51cd-11ee-a25d-92fbcf53809c.png

00f65a86-51cd-11ee-a25d-92fbcf53809c.png

Vivado工程中的AXI协议部分:地址填入PG066 P27-P28中的寄存器地址,值填入更据关键参数算出来的值。

0110e5ea-51cd-11ee-a25d-92fbcf53809c.png






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603029
  • 芯片
    +关注

    关注

    455

    文章

    50731

    浏览量

    423195
  • 单片机
    +关注

    关注

    6035

    文章

    44553

    浏览量

    634718
  • 寄存器
    +关注

    关注

    31

    文章

    5336

    浏览量

    120238
  • PIC单片机
    +关注

    关注

    64

    文章

    691

    浏览量

    101924
  • dac
    dac
    +关注

    关注

    43

    文章

    2291

    浏览量

    190983
  • DAC芯片
    +关注

    关注

    1

    文章

    32

    浏览量

    14615
  • ad9144
    +关注

    关注

    0

    文章

    8

    浏览量

    1907

原文标题:支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ配置笔记

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    JESD204B的系统级优势

    作者:Sureena Gupta如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它如何同
    发表于 09-18 11:29

    FPGA高速数据采集设计之JESD204B接口应用场景

    的ADC已成为今后的发展趋势。在研究了高速串行传输威廉希尔官方网站 后,设计了基于JESD204B协议的串行总线威廉希尔官方网站 的ADC,并设计了基于此协议高速AD
    发表于 12-03 17:32

    FPGA高速数据采集设计之JESD204B接口应用场景

    的串行总线威廉希尔官方网站 的ADC,并设计了基于此协议高速ADC采样电路,该模数转换芯片支持JESD204BSubclass1工作模式,通过
    发表于 12-04 10:11

    支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ配置笔记

    本文为明德扬原创文章,转载请注明出处!一、背景AD9144是一款支持jesd204b协议高速DAC
    发表于 03-10 13:17

    如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?

    的模数转换器(ADC)和数模转换器(DAC)支持最新的JESD204B串行接口标准,出现了FPGA与这些模拟产品的最佳接口方式问题。FPGA一直支持千兆串行/解串(SERDES)收发器
    发表于 04-06 09:46

    JESD204B协议有什么特点?

    在使用最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。那么在解决 ADC 至 FPGA
    发表于 04-06 06:53

    JESD204B协议介绍

    在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
    发表于 11-21 07:02

    JESD204B协议概述

    在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
    发表于 04-08 04:48 2361次阅读
    <b class='flag-5'>JESD204B</b><b class='flag-5'>协议</b>概述

    基于NI PXI模块化测试平台对采用JESD204B协议进行测试

    我们基于NI PXI模块化测试平台对采用JESD204B协议的TI DAC38J4芯片进行测试。 使用高速串行模块PXIe-6591R输出
    发表于 11-15 20:06 1830次阅读

    简述Arria10接口JESD204B的与ADI9144性能

    Arria10接口的JESD204B与ADI9144的互操作性
    的头像 发表于 06-20 00:06 4378次阅读
    简述Arria10接口<b class='flag-5'>JESD204B</b>的与ADI<b class='flag-5'>9144</b>性能

    支持jesd204b协议高速DAC芯片AD9144配置

    背景 AD9144是一款支持jesd204b协议高速DAC
    的头像 发表于 10-08 17:40 3104次阅读

    JESD204B时钟网络原理概述

    明德扬的JESD204B采集卡项目综合上板后,可以使用上位机通过千兆网来配置AD9144和AD9516板卡,实现高速ad采集。最终可以在示波器和上位机上采集到设定频率的正弦波。本文重点介绍JE
    的头像 发表于 07-07 08:58 1715次阅读
    <b class='flag-5'>JESD204B</b>时钟网络原理概述

    使用JESD204B接口的AD9144高速DA转换模块参数设定(私人总结版)

    本文为明德扬原创文章,转载请注明出处! 由于AD9144高速DA转换模块,转换速率可以达到2.5G,可以满足普通的DA数据接口。为了匹配高速AD/DA转换,JESD204B接口就应运
    的头像 发表于 07-12 08:59 2955次阅读
    使用<b class='flag-5'>JESD204B</b>接口的AD<b class='flag-5'>9144</b><b class='flag-5'>高速</b>DA转换模块参数设定(私人总结版)

    理解JESD204B协议

    理解JESD204B协议
    发表于 11-04 09:52 4次下载
    理解<b class='flag-5'>JESD204B</b><b class='flag-5'>协议</b>

    JESD204B使用说明

    能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集,jesd204b
    的头像 发表于 12-18 11:31 207次阅读
    <b class='flag-5'>JESD204B</b>使用说明