源极跟随器电路设计

二 电路设计

在之前章节的源极接地放大电路中，输出是从FET的漏极得到，因此源极电阻Rs的压降，对于输出而言是无异议的，属于无功损耗。

在源极跟随器电路中，输出是从FET的源极得到，Rs上的损耗就不再是无功损耗了。

通常源极跟随器电路的供电只需要比输出大一些就可以了，前提是输出电流小。如果输出电流也很大（例如几百mA以上时），FET的Vds-on也会很大，需要考虑它的影响。此时就要提高整个电路的供电电压了。

依据源极跟随器电路的使用场景，选择不同类型的FET。大电流输出场景，一般使用增强型MOSFET。JFET有电流大小限制（通常是不超过Idss），因此只能用在小电流输出的场景。不过使用JFET的源极跟随器的输出阻抗要比MOSFET构成的源极跟随器阻抗高。

栅极偏置电路

栅极偏置电路的电压由V1、R1和R2组成。上图的Vg=10V。

因为Vgs是一个固定值，因此Vs的直流电压=Vg-Vgs。Vg电压越高，整个电路的输出电压上限值越大。

因为没有栅极电流流过栅极，因此R1和R2的取值大小很灵活。即可以是上图的1000KΩ，也可以取100KΩ或者10KΩ。当然R1和R2的取值小，会降低电路的输入阻抗。

源极电阻Rs值

FET的传输特性是电路设计中必备的曲线，目的是为了得到工作点的Vgs值。例如希望此电路的输出电流在0.4mA，从SST202的传输曲线中找到Id=0.4mA时对应的Vgs是0.6V。

因为Vg=10V，所以Vs=Vg-Vgs=10V-（-0.6V）=10.6V

由此得到Rs=Vs/Id=10.6V/0.4mA=26.5KΩ

电路中FET的Pd

此电路中，Id流过FET，会产生消耗。这些消耗会全部变为热量，使FET的温度上升。如果器件温度太高，会发生热击穿而使器件损坏。为了提高电路可靠性，FET的热耗是一个重要的参数。

计算此电路的FET热耗

Pd=Vds x Id=（Vdd-Vs）x Id=（20v-10.6v）* 0.4mA=3.76mW

下图是SST202的Pd仿真结果，和计算结果类似。

SST202数据手册中显示它的最大Pd是350mW。仿真电路的Pd距离此极限值还有蛮大的安全空间。

高温下的降额使用

就像电阻一样，FET在高温下工作时，也有降额的要求。如下是FET在不同温度下，可以承受的最大Pd值，随着温度升高，FET可以承受的Pd在下降。在设计电路时，和最大额定损耗值Pd相比，Pd和温度的曲线值更重要。另外需要注意的是，有些FET spec中给出的Pd值，是以带有散热器为前提的。

交流耦合电容的选择

C1和C2是交流耦合电容。

在输入端，C1和偏置电路的输入阻抗（R1和R2的并联阻值=500KΩ）构成高通滤波器，其截止频率为

仿真结果如下：

在输出端，C2与负载形成高通滤波器，其截止频率为：

、

电源的去耦电容

C3和C4是电源的去耦电容。此电路的Vi与Vo是同相，有发生正反馈的可能性，在高频信号时，有振荡的可能。在高频下为了降低电源的阻抗，在PCB布局时，小容值电容C3以最短距离连接在FET的漏极和源极Rs之间。