0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

景芯SoC项目之DFT debug

全栈芯片工程师 来源:全栈芯片工程师 2023-08-09 10:11 次阅读

景芯SoC项目是个付费培训项目,项目数据在服务器上。景芯SoC在tessent完成edt occ插入并且仿真OK后,去综合,然后做scan chain insertion就一堆error S1,首先是28个S1 violation报告出来,

open vi 打开GUI,选Open -> DRC Browser

f8665232-35f6-11ee-9e74-dac502259ad0.png

f87d99ce-35f6-11ee-9e74-dac502259ad0.png

继续往前追踪,发现是PLL的高频时钟输出x

f8a8ac72-35f6-11ee-9e74-dac502259ad0.png

在网表get_pins找到PLL的输出CLK pin:

f8c7bf04-35f6-11ee-9e74-dac502259ad0.png

# get_pins */FOUTPOSTDIV

add_clocks 0 u_e203_subsys_top_u_e203_subsys_main_u_e203_subsys_hclkgen_U_PLLSM40LLFRAC/FOUTPOSTDIV

然就解决了9个S1 violation,剩下19个怎么解决呢?具体参见知识星球。

f8e86ac4-35f6-11ee-9e74-dac502259ad0.png

f914b282-35f6-11ee-9e74-dac502259ad0.png

【全网唯一】景芯SoC是一款低功耗ISP图像处理SoC,采用低功耗RISC-V处理器,内置ITCM SRAM、DTCM SRAM,集成包括MIPI、ISP、CNN、QSPI、UARTI2C、GPIO、百兆以太网等IP,采用SMIC40工艺设计流片。

培训数据包括SoC前端设计、DFT设计、低功耗UPF设计、布局布线,提供服务器供大家实践!带你从算法、前端、DFT到后端全流程参与SoC项目设计。更多内容参见知识星球!

f930a9f6-35f6-11ee-9e74-dac502259ad0.png

f9729122-35f6-11ee-9e74-dac502259ad0.png

一键式完成C代码编译、仿真、综合、DFT插入、形式验证、布局布线、寄生参数抽取、PT分析、DRC/LVS、后仿真、形式验证、功耗分析等全流程。V1.0工程仿真如下,部分流程仍在开发中。

f9a3aa64-35f6-11ee-9e74-dac502259ad0.png

SoC一键式执行flow

f9cafa06-35f6-11ee-9e74-dac502259ad0.png

MIPI设计

f9e2d86a-35f6-11ee-9e74-dac502259ad0.png

ISP图像处理

isp_blc - 黑电平校正

isp_bnr - 拜耳降噪

isp_dgain - 数字增益

isp_demosaic - 去马赛克

isp_wb - 白平衡增益

isp_ccm - 色彩校正矩阵

isp_csc - 色彩空间转换 (基于整数优化的RGB2YUV转换公式)

isp_gamma - Gamma校正 (对亮度基于查表的Gamma校正)

isp_ee - 边缘增强

isp_stat_ae - 自动曝光统计

isp_stat_awb - 自动白平衡统计

仿真结果:

CNN图像识别

fa085612-35f6-11ee-9e74-dac502259ad0.png

支持手写数字的AI识别:

fa262e76-35f6-11ee-9e74-dac502259ad0.png

仿真结果:仿真识别上图7、2、1、0、4、1、4、9

fa362c22-35f6-11ee-9e74-dac502259ad0.png

UPF低功耗设计

支持UPF低功耗设计(含DFT设计):

fa4d3ad4-35f6-11ee-9e74-dac502259ad0.png

CPU启动指令分析

fa56cba8-35f6-11ee-9e74-dac502259ad0.png

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    38

    文章

    4163

    浏览量

    218170
  • 仿真
    +关注

    关注

    50

    文章

    4073

    浏览量

    133556
  • 服务器
    +关注

    关注

    12

    文章

    9129

    浏览量

    85339
  • pll
    pll
    +关注

    关注

    6

    文章

    776

    浏览量

    135135
  • DFT
    DFT
    +关注

    关注

    2

    文章

    231

    浏览量

    22714

原文标题:景芯SoC培训之DFT debug

文章出处:【微信号:全栈芯片工程师,微信公众号:全栈芯片工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    DFT设计—MBIST算法测试

    SoC上有超过80%的芯片面积被各种形式的存储器占用之时,存储器的DFT测试已经变得非常重要。
    的头像 发表于 12-09 09:56 4773次阅读
    <b class='flag-5'>DFT</b>设计—MBIST算法测试

    DFT和BIST在SoC设计中的应用

    虽然可测性设计(DFT)与内置自检(BIST)威廉希尔官方网站 已在SoC(系统级芯片)设计中受到广泛关注,但仍然只是被看作“后端”的事。实际上,这些威廉希尔官方网站 在器件整个设计周期中都非常重要,可以保证产品测试错误覆盖率
    发表于 12-15 09:53

    急招DFT工程师(base地上海\西安)

    急招DFT工程师,职位JD如下,有兴趣简历请投递1736253011@qq.comDFT工程师Responsibilities: 1. Participate in SoC level
    发表于 04-14 14:11

    重庆电感供应/锰共模电感-谷电子

    工程师绕制了两款不同材质的共模电感给客户寄过去。一款是锰材质,一款是镍材质。对于急需电感的客户,谷会配合客户的时间,加急赶制,在两天内,就给客户寄过去了。客户从很多电感厂家中选
    发表于 06-09 10:01

    重庆电感器厂家/锰共模电感器-谷电子

    工程师绕制了两款不同材质的共模电感给客户寄过去。一款是锰材质,一款是镍材质。对于急需电感的客户,谷会配合客户的时间,加急赶制,在两天内,就给客户寄过去了。客户从很多电感厂家中选择了谷
    发表于 07-29 11:31

    什么是DFT,DFT是什么意思

    DFT:数字电路(fpga/asic)设计入门可测试设计与可测性分析,离散傅里叶变换,(DFT)Direct Fouriet Transformer 可测试性威廉希尔官方网站 (Design For Testability-
    发表于 06-07 11:00 3.1w次阅读

    分层DFT威廉希尔官方网站 如何实现在最大化SoC

    高级测试设计 (DFT) 威廉希尔官方网站 通过提高顺序翻牌的可控性和可观察性,提供高效的测试解决方案,以应对更高测试成本、更高功耗、测试面积和较低几何尺寸下的引脚数。这反过来又提高了SoC的良率,可靠性和可测试性是当今ASIC世界的重要因素。
    的头像 发表于 11-23 14:53 1015次阅读
    分层<b class='flag-5'>DFT</b>威廉希尔官方网站
如何实现在最大化<b class='flag-5'>SoC</b>

    一个典型设计的DFT组件

    在本篇白皮书中,我们介绍了一个典型设计的 DFT 组件,并提出了多种可大幅改善 DFT 项目进度的智能 DFT 方法。我们展示了如何将结构化 DFT
    的头像 发表于 11-30 10:15 929次阅读

    积律自研SOC项目

    大家都知道我们写文章很厉害,其实我们做项目也很厉害!下面是我们的项目介绍。处积律 SOC项目集成了ISP、DMA、PINMUX、I2C、Q
    的头像 发表于 02-07 10:29 3511次阅读

    SoC的Spyglass检查

    作为IC设计人员,熟练掌握数字前端语法检查工具Spyglass的重要性不言而喻,本文讲解SoC的Spyglass检查。
    的头像 发表于 08-15 09:45 1471次阅读
    <b class='flag-5'>景</b><b class='flag-5'>芯</b><b class='flag-5'>SoC</b>的Spyglass检查

    SoC/MCU v2.0重磅升级!9.1号涨价了

    SoC集成了大型IP,一次仿真时间就是1.5小时起步,DFT、DC、PR就需要超过24小时的run time了,大部分学员耗不起这个时间。为了加速flow,暂时去掉大型IP,我们只
    的头像 发表于 09-01 15:12 1995次阅读
    <b class='flag-5'>景</b><b class='flag-5'>芯</b><b class='flag-5'>SoC</b>/MCU v2.0重磅升级!9.1号涨价了

    SoC芯片设计中的可测试性设计(DFT

    随着半导体威廉希尔官方网站 的飞速发展,系统级芯片(SoC)设计已成为现代电子设备中的主流。在SoC设计中,可测试性设计(DFT)已成为不可或缺的环节。DFT旨在提高芯片测试的效率和准确性,确保产品
    的头像 发表于 09-02 09:50 3099次阅读

    记录一次解决RT-Thread创建基于ART-PI的示例项目可以下载但却无法debug的问题

    先随便创建一个基于模板工程的项目,发现可以debug,但基于示例工程创建的项目却发现不能debug
    的头像 发表于 10-12 10:24 515次阅读
    记录一次解决RT-Thread创建基于ART-PI的示例<b class='flag-5'>项目</b>可以下载但却无法<b class='flag-5'>debug</b>的问题

    DFT如何产生PLL 测试pattern

    到芯片逻辑的正确运行。在测试PLL IP时,通常会有多个测试项目,如频率测试、相位噪声、锁定时间、稳定性、误差和漂移等。 但在SoC的ATE测试中,CP阶段通常只进行PLL频率和锁定测试。 那么DFT
    的头像 发表于 10-30 11:44 1728次阅读
    <b class='flag-5'>DFT</b>如何产生PLL 测试pattern

    一文了解SOCDFT策略及全芯片测试的内容

    SOC ( System on Chip)是在同一块芯片中集成了CPU、各种存储器、总线系统、专用模块以及多种l/O接口的系统级超大规模集成电路。 由于SOC芯片的规模比较大、内部模块的类型以及来源多样,因此SOC芯片的
    发表于 12-22 11:23 2945次阅读
    一文了解<b class='flag-5'>SOC</b>的<b class='flag-5'>DFT</b>策略及全芯片测试的内容