0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ADC噪声:时钟输入和相位噪声–测试设置

星星科技指导员 来源:ADI 作者:ADI 2023-06-30 16:42 次阅读

在过去的几篇博客中,我们一直在评估如何获取时钟源的相位噪声,并将其转换为抖动,最终得出ADC的最终SNR。我们查看了一个使用低抖动时钟发生器AD9523为9643位14 MSPS ADC提供时钟的示例电路。通过利用一些数学方法,我们能够根据AD250的预期相位噪声性能和AD68数据手册中规定的SNR确定763.9523 dBFS的预期SNR值。回想一下,实际测量值为9643.68 dBFS,如下图848所示。

wKgaomSemCSAZ2NCAAIzK38neo0273.png

图1.AD9523 时钟频率为AD9643,频率为245.76 MHz,fIN = 140.1 MHz。

作为一名工程师,当一个人能够计算出预期结果并在实验室中看到与该计算一致的测量结果时,总是有益的。我收到的一个问题促使我决定花点时间,了解一下我是如何想出图 1 中的绘图的。

使用了AD9643评估板,该评估板可以配置为使用AD9523驱动AD9643的时钟输入。如图2所示,我们有AD9643评估板、HSC-ADC-EVALZ数据采集板、墙上电源、罗德施瓦茨SMA100信号发生器和PC。

配置AD9643评估板后,我们可以如图所示连接所有内容。我们使用一个SMA100驱动AD9643的interwetten与威廉的赔率体系 输入,使用另一个SMA100驱动AD9523的基准输入。这些 SMA100 信号发生器为我们提供了非常低的相位噪声信号源,这对于从这些器件获得良好的性能至关重要。毕竟,我们想知道组件的性能,而不是驱动组件的信号源。这些信号发生器提供足够低的相位噪声,因此它不是信号链中的主要贡献者。

图中的PC加载了ADI公司的SPIController和Visual Analog软件包。SPIController软件为AD9643和AD9523器件的SPI端口提供接口,以便可以根据我们要测试的条件配置器件的各个设置。视觉模拟软件控制数据采集板并处理来自ADC的输入数字数据,以创建图1所示的FFT。这不是一个非常复杂的设置,但我认为值得访问它,以更深入地了解我们如何获得我之前介绍的数据。

wKgZomSemCmAXzTvAAI4cQ2k9i4655.png

图2.使用AD9523与AD9643时钟测量SNR的测试设置

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • adc
    adc
    +关注

    关注

    98

    文章

    6496

    浏览量

    544477
  • 信号发生器
    +关注

    关注

    28

    文章

    1472

    浏览量

    108739
  • 评估板
    +关注

    关注

    1

    文章

    543

    浏览量

    29305
收藏 人收藏

    评论

    相关推荐

    时钟噪声对于高速DAC相位噪声的影响

    在所有器件特性中,噪声可能是一个特别具有挑战性、难以掌握的设计课题。本文主要介绍时钟噪声对于高速DAC相位噪声的影响。
    发表于 07-28 09:35 1272次阅读

    如何描述相位噪声的大小 相位噪声测试和意义

    使用频谱仪法进行相位噪声测试时,虽然测试精度受仪器自身指标影响,但测试设置简单、快捷,频率偏移范
    发表于 03-07 10:56 1529次阅读
    如何描述<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>的大小 <b class='flag-5'>相位</b><b class='flag-5'>噪声</b><b class='flag-5'>测试</b>和意义

    噪声?坏噪声?教你认识ADC输入噪声

    所有模数转换器(ADC)都有一定数量的折合到输入端的噪声——它被看作一种与无噪声ADC输入端串
    发表于 07-29 11:40 3.6w次阅读

    电源噪声时钟抖动对高速DAC相位噪声的影响的分析及管理

    改进6 dB。研究几何图像可知这是合理的,因为下面的三角形会变得更尖锐,垂直边会缩小。还应注意,如果噪声以相同幅度提高,则提高时钟幅度不会改善相位噪声。为了证明这一点,可通过调制
    发表于 05-10 14:39

    DAC相位噪声测量改进以支持超低相位噪声DDS应用

    时钟源用于DDS并且DDS的输出馈入到一个互相关类型的相位噪声分析仪 。由于只需要一个DDS,所以很容易实现。然而,在这样的测试设置下,没有
    发表于 10-17 10:57

    电源噪声时钟抖动对高速DAC相位噪声的影响分析及管理

    ,如果噪声以相同幅度提高,则提高时钟幅度不会改善相位噪声。为了证明这一点,可通过调制输入DAC的时钟
    发表于 10-17 10:22

    时钟抖动(CLK)和相位噪声之间的转换

    摘要:这是一篇关于时钟(CLK)信号质量的应用笔记,介绍如何测量抖动和相位噪声,包括周期抖动、逐周期抖动和累加抖动。本文还描述了周期抖动和相位噪声
    发表于 04-22 10:16 4293次阅读
    <b class='flag-5'>时钟</b>抖动(CLK)和<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>之间的转换

    时钟输入来改善ADC噪声

      任何通过时钟电路进入ADC噪声都能直接到达输出端。ADC中此电路的噪声机制可认为是一个混频器。当看到
    发表于 09-14 17:17 8次下载
    <b class='flag-5'>时钟</b><b class='flag-5'>输入</b>来改善<b class='flag-5'>ADC</b>的<b class='flag-5'>噪声</b>

    残余相位噪声测量从外部噪声源中提取DUT噪声

    残余相位噪声测量消除了外部噪声源(如电源或输入时钟)的影响,而绝对相位噪声测量则包括来自这些源的
    的头像 发表于 02-02 11:55 1528次阅读

    ADC输入噪声:没有噪音是好噪音吗?

    所有模数转换器(ADC)都有一定量的输入参考噪声,建模为与无噪声ADC输入串联的
    发表于 02-03 16:08 2168次阅读
    <b class='flag-5'>ADC</b><b class='flag-5'>输入</b><b class='flag-5'>噪声</b>:没有噪音是好噪音吗?

    ADC噪声时钟输入相位噪声,第 1 部分

    这是为数不多的跨越围栏是有利的情况之一。目前市面上的许多时钟产品都指定器件的相位噪声,而不指定抖动。让我们来看看如何从相位噪声变为抖动。然后
    的头像 发表于 06-30 16:58 1226次阅读
    <b class='flag-5'>ADC</b><b class='flag-5'>噪声</b>:<b class='flag-5'>时钟</b><b class='flag-5'>输入</b>和<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>,第 1 部分

    ADC噪声时钟输入如何提供帮助

    通过时钟电路进入ADC的任何噪声都可能直接进入输出。ADC中涉及该电路的噪声机制可以被认为是混频器。在查看
    的头像 发表于 06-30 17:00 891次阅读
    <b class='flag-5'>ADC</b><b class='flag-5'>噪声</b>:<b class='flag-5'>时钟</b><b class='flag-5'>输入</b>如何提供帮助

    相位噪声的频谱定义与测试方法

    相位噪声的频谱定义与测试方法  相位噪声是指信号中相位的不稳定性,它能够影响信号的频率稳定性和精
    的头像 发表于 10-22 12:43 903次阅读

    相位噪声定义 相位噪声来源 相位噪声对信号的影响

    ,包括电路稳定性不良、时钟补偿误差、温度变化、电磁干扰等。相位噪声对信号有着广泛的影响,包括降低信号的频谱纯度、引起功率泄露、产生频率副瓣、导致系统误码率的提高等。 抖动是指信号的周期性变化,通常表现为时间轴上信号
    的头像 发表于 01-29 13:54 950次阅读

    时钟抖动与相位噪声的关系

    时钟抖动和相位噪声是数字系统和通信系统中两个至关重要的概念,它们之间存在着紧密而复杂的关系。以下是对时钟抖动和相位
    的头像 发表于 08-19 18:01 717次阅读