从14通道32位字符串DAC获得14位性能

AD5532 32通道、14位电压输出数模转换器可用于DAC模式（用于访问数字数据的多个interwetten与威廉的赔率体系 表示）或无限采样保持（ISHA）模式（用于存储和访问模拟数据的模拟表示）。DAC具有14位单调性，但积分非线性度仅为±0.39%。本文介绍如何校准DAC以提供14位性能。

图1.AD5532 功能框图

在DAC模式下，选定的DAC寄存器通过3线串行接口写入;然后更新该DAC的模拟输出（VOUT），以反映DAC寄存器的新内容。DAC选择通过五个地址位A0-A4完成。基准电压源、施加OFFS_IN引脚的电压和输出放大器的增益共同决定了AD5532的输出范围。

在ISHA模式下，输入电压VIN被采样并转换为数字字。在采集期间，所选（第n个）输出缓冲器（增益和失调级）的同相输入与VIN相连，以避免瞬态杂散输出，而第n个DAC获取正确的代码，该步进最大完成16 μs。然后，更新后的DAC输出连接到第n个输出缓冲器的同相输入，并控制其输出电压。由于通道输出电压实际上是具有固定输入的DAC的输出，因此没有与之相关的压降。只要保持器件的电源，输出电压将保持恒定，直到再次寻址该通道。

由于输出放大器的裕量限制，模拟输出限制在VSS + 2 V至VDD – 2 V的范围内。该器件的工作电压为 AVCC = 5 V ±5%，DVCC = 2.7 V 至 5.25 V，VSS = –4.75 V 至 –16.5 V，VDD = 8 V 至 16.5 V;它要求REF_IN上有一个稳定的+3 V基准电压源，OFFS_IN上也需要一个失调电压。

在DAC工作模式下，AD5532的DAC保证单调至14位（差分非线性<1 LSB），因此非常适合闭环控制应用。然而，精度受到节省空间的字符串DAC架构的限制。DAC的指定积分非线性（INL）误差为满量程（典型值为0.39%）的0.15%最大值，或64位器件中24位（典型值为5.14）的最低有效位。因此，我们可以说，最差情况下的DAC积分线性度与8位器件相当，即使它具有14位分辨率。

这种最差情况性能水平对于许多应用来说是可以接受的，特别是考虑到AD5532可以随时经济、紧凑地存储和读出32个模拟数据点，分辨率为百万分之61。但是，在许多应用中，尽管这种性能至关重要，但也需要更高的精度。本文旨在展示一种校准AD5532以实现全14位性能的方法，每个DAC最多只有256个校准系数（128个数据点），使用控制器和最多8，192个内存插槽。图 2 显示了可以获得的改进类型。

图2.在128°C下对典型AD5532通道进行25点校准时，未校准线性误差与校准后线性误差的比较。

下面介绍基本的DAC架构和校准方法，可以轻松实现1 LSB的INL误差水平。

数字转换器架构

通用串式DAC是最古老、最简单的DAC电路概念之一。电阻串DAC方案在设计上本质上是单调的，具有简单、小尺寸（每个电阻器）和低功耗的特点。但一个主要缺点是 2N需要电阻才能直接实现它，例如，16位的384，14。为了减少电阻数量和芯片尺寸，AD5532集成了两个128电阻串（7位）——一个主串DAC用于7个更高有效位，另一个7位子串DAC。基本架构如图3所示（美国专利5，969，657）。子串DAC横跨主串，始终与其中一个主串电阻并联。

图3.通用字符串 DAC 架构。

直接乘法电位计式阻性DAC由于子串与主串并联的可变负载而遭受步长非线性的影响。但在AD5532等DAC中，子串的负载在所有电平上都是相同的，并且不是作为主要误差源，而是作为DAC传递函数的特征。子字符串加载错误为 1 LSB。

AD5532 DAC采用上述架构，由一个7位串主DAC（128个电阻）和一个7位串子DAC（127个电阻）组成，用于桥接主DAC的各个电阻。积分非线性误差（INL）由主DAC电阻的匹配决定。子DAC提供传递函数的较低127个代码。子DAC的线性度可以用分段线性段近似。

DAC传递函数：

AD5532上的主DAC通常从DACGND提升50 mV（通过DAC底部的电阻）。因此，DAC的底部通常为50 mV，而DAC的顶部通常为V裁判.图4显示了如何推导单个通道的标称DAC传递函数。

图4.AD5532 DAC等效电路

适用于AD5532的标准DAC传递函数为：

其中：

N = 十进制 DAC 代码值 （0

Vref_top= Vref 和 Vref_bottom= 50 mV （典型值）

然后，输出级放大并偏移Vdac输出，如下所示：

其中：

增益通常为3.52，Voffs_In是用户编程的任何值。

对于 Voffs_In = 0 且 Vref = 3 V

输出电压（零码）= 3.52 * 50mV = 176 mV （典型值）

Vout（中间电平）= 3.52 *1.525V = 5.368 V （典型值）

Vout（满量程）= 3.52 * 3V = 10.56V （典型值）

校准方案：

如上所述，该校准方案适用于AD5532系列中的所有器件。整个INL曲线可以被认为是128个分段线性段 - 对应于上弦电阻值的偏差 - 然后在下弦中线性插值。由于上部电阻串中的小电阻偏差（在14位电平上产生显著的非线性）会因通道和器件而异，因此不存在“典型”INL曲线;每个DAC都需要单独校准。此处概述的校准方案使用每个段中校正值的 Mx + C 近似值生成对较低 128 个代码的校正。C 是段开头所需的校正，M 是到下一段开头的存储斜率，x 是对应于给定 7 位代码的模拟比率。

因此，用户可以通过测量每个上部 128 个代码的期望值与实际值之间的差异 C，计算增量斜率 （M），并将每个 128 点间隔的两个值存储在内存中来开发校准表，如图 5 所示。然后，在运行时，从上7位确定段，从而确定C&M，计算由下7位确定的插值，并将校正应用于DAC输入。

图5.使用DAC段对传递函数进行线性化。

每校准128个代码（即每个段）会将1位电平的INL误差从未校准DAC的最坏情况±14 LSB降至±64 LSB以下。如果所有校正数据必须存储在少于 8192 个字的内存中，则可以通过将校准间隔增加到 256 或 512 个点来减少校准点的数量，但这会降低整体积分线性度。

图6是校准前AD5532 DAC通道的线性误差曲线图，典型值为10位量级。在所有这些图中，Y轴表示以LSB表示的线性误差（1 LSB = 61 ppm），而X轴是加载到DAC的14位代码。

图6.AD5532 预校准线性曲线图

图7显示了实施上述128点校准后同一通道上的非线性误差。可以看出，INL误差现在在±1 LSB范围内。

图7.128点校准后的校准后线性误差。

图6和图7中的曲线为25°C。 附录A显示了在40°C下实施85点校准方案后，在–128°C和+25°C时的线性误差。 最坏情况下的误差似乎是25°C时的两倍左右。

如上所述，也可以使用较少数量的校准点来实现校准。附录B显示了使用较少校准点导致的线性误差增加。

硬件实现

图8所示为使用AD5532的典型硬件实现方案。通常，控制器直接写入AD5532，提供寻址和计算校准数据输入值，以更新相关通道。

图8.典型的硬件实现。

校准方案需要添加一个存储器块来存储DAC传递函数中每个段的M和C校准数据。使用128点校准方案，每个DAC需要存储256个校准系数。

校准完整的AD5532需要存储8192个系数。就内存大小而言，斜率系数（M）通常需要6位，偏移系数（C）也需要大约6位。如上文和附录 B 中所述，可以以牺牲准确性为代价来减小所需的内存大小。

在将数据写入特定DAC时，控制器获取输入代码并进入存储器，以获取输入代码定义的段的相关M和C系数。然后，控制器执行线性插值，以确定要写入DAC的正确代码。

结论

使用简单的插值方案，可以显著提高AD5532系列DAC产品的线性度性能。

我们已经证明，在14°C下进行128点校准后，可以实现25位线性度性能。 预校准线性度通常为8至10位。

升级现有AD5532以提高具有计算能力的系统的性能，只需能够生成校准信息并提供存储模块来存储校准系数。

附录A.在25°C下校准后其他温度下的线性度。

图A1显示了128°C下在单个AD5532通道上进行25点校准后的未校准线性度性能和校准后线性误差。 图A2和A3显示了在25°C下校准后的性能与温度的关系。 这些图显示了LSB与数字输入代码（x轴）的线性误差（Y轴）。

图 A1， 2， 3.AD5532未校准线性误差和在128°C、–25°C和40°C下进行85点校准后的线性度有所改善。 请注意 A2 和 A3 的比例变化。

附录 B. 校准点较少的可实现性能

通过实施5532点校准方案，可以合理努力实现校准AD128的最佳性能。为了减少校准时间和内存要求，可以减少校准点的数量，但会牺牲整体精度。图B1、2、3、4中包含的曲线将预校准误差与使用128、64、32和16个校准点（25°C）实现的连续减少的改进进行了比较。

图 B1、2、3、4。AD5532的线性度性能无需校准，并在128°C下分别进行64、32、16和25点校准。

审核编辑：郭婷