简化内存模型的调试

在这篇博客中，我将展示另一个功能，它使Verdi Protocol Analyzer成为调试内存协议问题和验证正确系统行为的首选工具。此外，该工具还可用于验证命令序列器以及 DUT 和内存模型之间的交互。我们今天要看的功能是将交易与相应的信号同步。

为了演示同步功能，我选择使用复杂的命令序列来初始化 DDR 内存。上电初始化需要 15 个 DDR 存储器序列或步骤，如 Jedec 标准 JESD79-4 第 3.3.1 节所列。这些步骤在标准图3所示的波形中描述，如下所述。

现在让我们看一下Verdi协议分析器中相同的上电初始化步骤。在这里，与其查看大量摆动信号，不如观察完成的 15 个步骤作为 1 笔交易。此外，在Verdi中，可以突出显示初始化事务，并在nWave中交叉引用序列的开始和结束时间。此同步功能缩小了用户可以只关注初始化步骤的区域，而不会陷入与初始化无关的其他信号和时间戳的泥潭。

以下屏幕截图对此进行了演示。

同步内存事务和信号

总之，Verdi 协议分析器事务/信号同步功能将调试和验证时间缩短一半或更多。祝您快速轻松地调试。

审核编辑：郭婷