0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Zynq UltraScale+ RFSoC器件介绍

FPGA算法工程师 来源:FPGA算法工程师 2023-05-22 10:38 次阅读

介绍一下Xilinx公司的新一代Zynq UltraScale+ RFSoC器件,可用于LTE5GSDR、卫星通信等无线平台。

Zynq UltraScale+RFSoC系列将多频带、多模蜂窝无线电和电缆基础设施(DOCSIS)的关键子系统集成到SoC平台中,该平台包含一个功能丰富的64位四核Arm Cortex -A53和基于Arm Cortex- R5F的双核处理系统。

将处理系统与UltraScale架构可编程逻辑、RF- ADC、RF- DAC和软决策FECs相结合,Zynq UltraScale+ RFSoC家族能够实现完整的软件定义无线电(SDR),包括直接射频采样数据转换器,在单个、高可编程SoC上实现CPRI和千兆以太网到射频。

三代ZynqUltraScale+ rfsoc集成了多达16个通道的RF - ADC和RF - DAC,均具有优良的噪声谱密度。RF数据转换器还包括功率高效的数字下转换器(DDC)和数字上转换器(DUC),其中包括可编程插补和抽取、NCO和复杂混频器。DDC和DUC也支持双频操作。关键特性和采样率见表1。

表1 射频数据转换器子系统特性

5645839a-f723-11ed-90ce-dac502259ad0.png

软判决FEC(SD-FEC)是一种高度灵活的前向纠错引擎,能够在Turbo解码模式下运行,适用于无线应用,如5G无线、回程和DOCSIS 3.1电缆调制解调器中使用的LTE和LDPC编码/解码模式。

Zynq UltraScale+ RFSoC关键组件

565494a2-f723-11ed-90ce-dac502259ad0.png

图1Zynq UltraScale+ RFSoC

特性总结

RF 数据转换器字系统概述

大多数ZynqUltraScale+ RFSOC都包含一个射频数据转换器子系统,其中包含多个射频interwetten与威廉的赔率体系 数字转换器(RF-ADC)和多个射频数字模拟转换器(RF-DAC)。高精度、高速、高效的RF - ADC和RF - DAC可单独配置用于实部数据,也可成对配置用于实部和虚部I/Q数据。

Soft Decision Forward Error Correction (SD-FEC)概述

一些ZynqUltraScale+ RFSOC包括高度灵活的软判决FEC块,用于解码和编码数据,作为在不可靠或有噪声的通信信道上控制数据传输错误的手段。SD-FEC块支持低密度奇偶校验(LDPC)解码/编码和Turbo解码,用于5G无线、回程、DOCSIS和LTE应用。

处理器系统(PS)概述

Zynq UltraScale+RFSOC具有四核Arm Cortex-A53 (APU)和双核Arm Cortex-R5F (RPU)处理系统(PS)。支持处理器的功能,大量的外围设备和专用功能都包含在PS。连接到外部数据或配置存储记忆,PS包括一个多协议动态内存控制器,DMA控制器,NAND闪存控制器,SD / eMMC控制器和一个四SPI控制器。除了与外部存储器接口外,APU还包括1级(L1)和2级(L2)缓存层次结构;RPU包括L1缓存和紧耦合内存子系统。每个芯片都可以访问一个256KB的片内存储器。

对于高速接口,PS包括4个通道的发送(TX)和接收(RX)对收发器,称为PS- GTR收发器,支持高达6.0Gb/s的数据速率。这些收发器可以接口到高速外设块,支持PCIe在5.0GT/s (Gen2)作为根复合或端点在x1, x2,或x4配置;串行ATA (SATA) 1.5Gb/s, 3.0Gb/s,或6.0Gb/s的数据速率;和多达两个通道的DisplayPort在1.62Gb/s, 2.7Gb/s,或5.4Gb/s的数据速率。PS-GTR收发器还可以通过USB 3.0和串行千兆媒体独立接口(SGMII)与组件接口。

对于一般连接,PS包括:一对USB 2.0控制器,可以配置为主机、设备或on - go (OTG);一个I2C控制器;一个UART;和符合ISO11898-1的CAN2.0B控制器。还有4个三速以太网MAC和128位GPIO,其中78位通过MIO和96位通过EMIO可用。基于ARM AMBA AXI4协议的高带宽连接将处理单元与外设连接起来,并提供PS和可编程逻辑(PL)之间的接口。

I/O, Transceiver, PCIe, 100G Ethernet, and 150G Interlaken

数据通过高性能并行SelectIO接口和高速串行收发器连接的组合在芯片上和芯片外传输。I/O块通过灵活的I/O标准和电压支持提供对尖端内存接口和网络协议的支持。基于UltraScale架构的设备中的串行收发器传输数据最高可达28.21Gb/s,实现25G+背板设计,比上一代收发器的每位功耗显著降低。除PS-GTR外,所有模块均支持PCIe接口卡所需的数据速率为8.0GT/s (Gen3)和16.0GT/s (Gen4)。PCIe集成块可以配置为端点或根端口,根据目标设备速度等级和包支持各种链路宽度和速度。用于150Gb/s Interlaken和100Gb/s以太网(100G MAC/PCS)的集成块扩展了UltraScale设备的能力,实现了对Nx100G交换机和桥接应用的简单、可靠的支持。

时钟和内存接口

Zynq UltraScale+RFSOC包含强大的时钟管理电路,包括时钟合成、缓冲和路由组件,共同提供了一个高能力的框架,以满足设计需求。时钟网络允许非常灵活的时钟分配,以最小化与时钟信号相关的歪斜、功耗和延迟。时钟管理威廉希尔官方网站 与专用内存接口电路紧密集成,以支持高性能外部存储器,包括DDR4。除了并行内存接口,Zynq UltraScale+ RFSOC还支持串行内存,比如(HMC)。

路由、逻辑、存储和信号处理

可配置逻辑块(CLB)包含6输入查找表(LUT和触发器,DSP片与27x18乘法器,36Kb Block RAM与内置FIFO和ECC支持,和4Kx72 UltraRAM块都与丰富的高性能,低延迟互连连接。除了逻辑函数外,CLB还提供移位寄存器多路复用器和携带逻辑功能,以及将LUT配置为分布式内存的能力,以补充高能力和可配置的BRAM。DSP芯片具有96位的异或功能、27位的预加法器和30位的A输入,可执行多项独立的功能,包括乘累加、乘加和模式检测

配置、加密和系统监控

Zynq UltraScale+RFSoC通过配置安全单元(CSU)引导,CSU支持通过256位AES-GCM和SHA/384块进行安全引导。CSU中的加密引擎可以在引导后的RFSoC中用于用户加密。系统监视器可以通过片上温度和电源传感器监控物理环境,还可以监控多达17个外部模拟输入。

特性总结如表2所示。

表2 Zynq UltraScale+ RFSOC特性总结

5671b83e-f723-11ed-90ce-dac502259ad0.png

表3 Zynq UltraScale+ RFSoC Device-Package combination and Maximum I/O

567bed90-f723-11ed-90ce-dac502259ad0.png

相关产品

56a68ed8-f723-11ed-90ce-dac502259ad0.png

56b1c49c-f723-11ed-90ce-dac502259ad0.png

56c2f3fc-f723-11ed-90ce-dac502259ad0.png




审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 以太网
    +关注

    关注

    40

    文章

    5419

    浏览量

    171585
  • soc
    soc
    +关注

    关注

    38

    文章

    4161

    浏览量

    218152
  • ARM处理器
    +关注

    关注

    6

    文章

    360

    浏览量

    41717
  • 数据转换器
    +关注

    关注

    1

    文章

    363

    浏览量

    27999

原文标题:Zynq UltraScale+ RFSoC器件介绍

文章出处:【微信号:FPGA算法工程师,微信公众号:FPGA算法工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

      如何调试Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器,只支持
    发表于 01-07 16:02

    如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

    如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    发表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    发表于 02-02 07:53

    Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞

    本文试图搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoC 和 Zynq UltraScal
    发表于 06-28 15:53 2670次阅读

    Zynq UltraScale+ RFSoC的功能特点与应用

    在本演示视频中,Xilinx讨论了其Zynq®UltraScale+RFSoC系列的产品详细信息。
    的头像 发表于 11-21 06:07 6366次阅读

    Zynq UltraScale+ MPSoC的发售消息

    Zynq®UltraScale+™MPSoC,现已开始发售。视频向您重点介绍了Xilinx UltraScale +产品组合的第一位成员
    的头像 发表于 11-27 06:47 3594次阅读

    Zynq UltraScale+ MPSoC器件的收发器威廉希尔官方网站 演示

    该视频重点介绍UltraScale +产品组合的第一个成员,Zynq®UltraScale+™MPSoC,以及其多样化收发器威廉希尔官方网站 的稳健性。
    的头像 发表于 11-27 06:33 2773次阅读

    支持6GHz以下频段的Zynq UltraScale+RFSoC

    Zynq UltraScale+ RFSoC将业界唯一单芯片自适应射频平台扩展至全面支持 6GHz 以下频段,实现全面射频-模拟信号链突破性集成、软决策前向纠错 (FEC)以及适用于单芯片射频的完整的SoC,广泛的
    发表于 06-01 10:32 1569次阅读

    上新:Zynq UltraScale+ RFSoC ZCU111 评估套件

    上新:Zynq UltraScale+ RFSoC ZCU111 评估套件
    的头像 发表于 07-02 12:04 4153次阅读

    赛灵思关于Zynq UltraScale+ RFSoC系列产品介绍

    Zynq UltraScale+ RFSoC 在一款 SoC 架构中集成数千兆采样 RF 数据转换器和软判决前向纠错 (SD-FEC)。
    的头像 发表于 07-26 15:43 5560次阅读
    赛灵思关于<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>RFSoC</b>系列产品<b class='flag-5'>介绍</b>

    赛灵思公司宣布其Zynq UltraScale+ RFSoC系列开始发货

    Zynq RFSoC 将 RF 数据转换器、SD-FEC 内核以及高性能 16nm UltraScale+ 可编程逻辑和 ARM 多处理系统完美集成在一起打造出了一个全面的模数信号链。
    的头像 发表于 07-29 11:54 2407次阅读

    Zynq UltraScale+ 器件与PL DNA不同的值

    Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程。一个 DNA 值位于可编
    的头像 发表于 02-08 14:19 1510次阅读
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>器件</b>与PL DNA不同的值

    基于Xilinx Zynq UltraScale+ RFSoC ZCU216评估套件详细内容介绍

    Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台,在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)、FPGA逻辑、完整的ARM处理器子系统和高速收发器等。
    的头像 发表于 07-04 10:55 1w次阅读

    Zynq UltraScale+ RFSoC DFE数据表:概述

    Zynq® UltraScale+RFSoC DFE 器件将关键的 5G IP 无线电内核、RF 采样数据转换器和多频段、多模蜂窝无线电的可编程逻辑集成到一个 SoC 平台中,该
    发表于 09-14 10:18 5次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>RFSoC</b> DFE数据表:概述

    Zynq UltraScale+器件封装和管脚用户指南

    电子发烧友网站提供《Zynq UltraScale+器件封装和管脚用户指南.pdf》资料免费下载
    发表于 09-13 10:30 2次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b><b class='flag-5'>器件</b>封装和管脚用户指南