0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AXI协议的几个关键特性

快乐的芯片工程师 来源:快乐的芯片工程师 2023-05-06 09:49 次阅读

AXI 协议有几个关键特性,旨在改善数据传输和事务的带宽和延迟,您可以在此处看到:

Independent read and write channels:

AXI 支持两组不同的通道,一组用于写操作,一组用于读操作。拥有两组独立的通道有助于提高接口的带宽性能。这是因为读写操作可以同时发生。

Multiple outstanding addresses:

AXI 允许多个未完成的地址。这意味着 manager 可以发布transaction而无需等待较早的transaction完成。这可以提高系统性能,因为它支持事务的并行处理。

No strict timing relationship between address and data operations:

使用 AXI,地址和数据操作之间没有严格的时序关系。这意味着,例如,manager 可以在写地址通道上发布写地址,但是对于 manager 何时必须提供相应的数据以在写数据通道上进行写入没有时间要求。

Support for unaligned data transfers

对于由宽度超过一个字节的数据传输组成的任何突发,访问的第一个字节可能与自然地址边界不对齐。例如,从字节地址 0x1002 开始的 32 位数据包未与自然 32 位地址边界对齐。

Out-of-order transaction completion:

使用 AXI 可以实现无序事务完成。AXI协议包含事务标识,不限制不同ID值事务的完成。这意味着单个物理端口可以通过充当多个逻辑端口来支持无序事务,每个逻辑端口按顺序处理其事务。

Burst transactions based on start address:

AXI manager 只发布第一次传输的起始地址。对于任何后续传输,下级将根据突发类型计算下一个传输地址。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • axi协议
    +关注

    关注

    0

    文章

    8

    浏览量

    2129

原文标题:【AXI--05】Main AXI features

文章出处:【微信号:快乐的芯片工程师,微信公众号:快乐的芯片工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    AXI总线协议的几种时序介绍

    由于ZYNQ架构和常用接口IP核经常出现 AXI协议,赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序,方便编程。
    发表于 08-02 12:42 8068次阅读

    ARM系列 -- AXI协议资料汇总(二)

    。简单了解一下。在AXI3中,AxCACHE信号的含义如下图:2、AXI协议传输标识的概念今天先来看一下传输标识(transaction identifier)的概念,主要是ID信号。开始之前先讲
    发表于 04-08 09:49

    AXI接口协议详解

    AXI 总线上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在ZYNQ中有支持三种AXI总线,拥有三种AXI接口,当然用的都是AXI
    发表于 04-08 10:45

    AXI接口协议详解

    1、AXI接口协议详解  AXI 总线  上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在ZYNQ中有支持三种AXI总线,拥有
    发表于 10-14 15:31

    AMBA AXI协议指南

    AXI协议支持高性能、高频的系统设计,用于 管理器和下属组件。 AXI协议的特点是: •适用于高带宽和低延迟设计。 •在不使用复杂桥梁的情况下提供高频操作。 •该
    发表于 08-02 09:44

    AXI总线协议的几种时序介绍

    由于ZYNQ架构和常用接口IP核经常出现 AXI协议,赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序,方便编程。
    发表于 05-12 09:10 1.1w次阅读
    <b class='flag-5'>AXI</b>总线<b class='flag-5'>协议</b>的几种时序介绍

    AXI4接口协议的基础知识

    AXI-4 Memory Mapped也被称之为AXI-4 Full,它是AXI4接口协议的基础,其他AXI4接口是该接口的变形。总体而言,
    的头像 发表于 09-23 11:20 6057次阅读
    <b class='flag-5'>AXI</b>4接口<b class='flag-5'>协议</b>的基础知识

    AXI总线协议总结

    在介绍AXI之前,先简单说一下总线、接口以及协议的含义。总线、接口和协议,这三个词常常被联系在一起,但是我们心里要明白他们的区别。
    发表于 02-04 06:00 10次下载
    <b class='flag-5'>AXI</b>总线<b class='flag-5'>协议</b>总结

    AMBA 3.0 AXI总线接口协议的研究与应用

    本文介绍了AMBA 3.0 AXI的结构和特点,分析了新的AMBA 3.0 AXI协议相对于AMBA 2. 0的优点。它将革新未来高性能SOC总线互连威廉希尔官方网站 ,其特点使它更加适合未来的高性能、低延迟
    发表于 04-12 15:47 28次下载

    关于AXI4-Stream协议总结分享

    XI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时。由于AXI4-Stream协议(amba
    的头像 发表于 06-23 10:08 2306次阅读

    使用AXI VIP的几个关键步骤及常见功能

    AXI总线在FPGA设计中使用越来越频繁,但初学的同学经常会因为对协议的理解不够深入,写出来的代码经常会出现死锁等问题,对FPGA设计与调试带来很多不必要的麻烦。为了解决这个问题,我们可以
    的头像 发表于 10-08 16:07 5449次阅读

    AXI总线协议简介

      AXI (高性能扩展总线接口,Advanced eXtensible Interface)是ARM AMBA 单片机总线系列中的一个协议,是计划用于高性能、高主频的系统设计的。AXI协议
    发表于 10-10 09:22 1w次阅读

    深入剖析AXI协议与架构(下)

    之前文章为大家介绍了AXI协议与架构,本篇我们接着往下讲AXI的读写传输 内容概括
    的头像 发表于 05-04 14:41 1884次阅读
    深入剖析<b class='flag-5'>AXI</b>的<b class='flag-5'>协议</b>与架构(下)

    FPGA AXI4协议学习笔记(二)

    上文FPGA IP之AXI4协议1_协议构架对协议框架进行了说明,本文对AXI4接口的信号进行说明。
    的头像 发表于 05-24 15:05 1494次阅读
    FPGA <b class='flag-5'>AXI</b>4<b class='flag-5'>协议</b>学习笔记(二)

    快速了解最新的AMBA AXI5协议功能

    Arm® AMBA® 5 AXI 协议规范支持高性能、高频系统设计,用于管理器和从属组件之间的通信。AMBA AXI5 协议扩展了前几代规范,并增加了
    的头像 发表于 05-25 16:01 2768次阅读