0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

IR Drop与封装分析

sanyue7758 来源:小蔡读书 2023-04-21 09:31 次阅读

1.前言

大部分从事后端设计的同行应该没有接触过带封装的IR Drop分析(模块级别的IR分析不需要考虑封装),一般只有PA工程师、后端项目经理、封装同事等才会接触这一部分内容。为啥要聊这一块呢?首先看下完整的供电路径(如下图):板级电源模块(VRM:Voltage Regulator Module)的电流经过PCB上的引线到达PCB的电源平面,通过Bump到达封装的管脚,再通过封装基板到芯片的PAD,再通过芯片内的电源网络到达晶体管电源的端口,地的回路和电源类似,电源和地的电流路径形成了完整的供电路径。

cb41ee40-dfcc-11ed-bfe3-dac502259ad0.png

上图的供电路径等效电路图如下图所示,可见在VRM对晶体管供电的过程中,由于每一段供电路径都有等效的电阻、电感、电容,所以每一段也都有相应的电压降。

cb5552b4-dfcc-11ed-bfe3-dac502259ad0.png

当整体考虑电源分布时,实际上涉及芯片上和芯片外的问题,这些问题从直流到直流转换器开始,包括PCB,电源分布(power plane),封装、插槽、电源管脚或焊接块等,最后是与门的连接。正确的电源网格设计需要系统设计工程师、热学设计师、系统架构设计师、电路板设计师和芯片设计者的共同工作。

这个问题需要整体优化而不仅是局部的芯片级优化。 后端工程师只需要分析Die+PKG部分(但是应该记住这仅是整个设计问题的一部分),整体电源网络仿真分析应由封装或者系统的同事完成,因此本文讨论的范围限于Die+PKG部分,如下图:

cb659bce-dfcc-11ed-bfe3-dac502259ad0.png

2.封装上的电压降

在纳米尺寸设计中,除了计算芯片的电压降外,还要考虑与封装相关的电压降。总电压降的大小Vtotal 由电源凸点到逻辑门单元之间等效电阻R及封装导线的电感值L决定,并由欧姆定律决定Vir,chip = I*R,I为通路电流,Vl = L*di/dt,则Vtotal值如下所示。

cb77d53c-dfcc-11ed-bfe3-dac502259ad0.png

封装电感对电压降的影响,如下图所示的两种封装形式,其中图(a)为DIP(dual in-line)封装,图(b)为BGA(ball grid array)封装,前者的封装电感为1-2nH,而后者的封装电感为0.1-0.2nH.

cb80e974-dfcc-11ed-bfe3-dac502259ad0.png

假设20mA的电流在200ps内通过电源网络给内部节点供电时,其消耗在DIP和BGA封装导线上的电压降和地弹的总值(作用于两条线路)分别计算得400mV和40mV:

cb9ccb62-dfcc-11ed-bfe3-dac502259ad0.png

由此可见,随着工艺的发展,core供电电压在下降,从0.9V(65nm) 0.8V(16nm)0.75V(7nm),封装导线所产生的电压降变得尤其突出,需要通过封装形式的改进减小电压降的值。在数模混合芯片中尤其要注意,数字core逻辑部分不管是die内电源走线还是PKG上的走线,都要保证足够强壮,不能认为数字逻辑部分instance比较少只要连起来就可以了。

3. CPA(Chip Package Analysis)

如下图所示,CPA model是Pkg Layout(封装基板设计)通过工具提取出来的一个模型,主要包括封装基板中的RLC参数。CPA可以提供每个bump的寄生参数,可以用来做chip+package的协同仿真。

cbb10140-dfcc-11ed-bfe3-dac502259ad0.png

chip+package可以做static分析,仿真可以得到每个pad的电流,可以为pad的过流能力是否超标做参考,这种方式属于直流仿真;当做dynamic仿真时,属于交流仿真。

4.问题

1.在抽取CPA model时,根据pin group不同,可以分为Lumped Grouping/Group by Each Pin/Group by X-Y Grid三种方式,这三种方式IR结果相差比较大,每个公司根据自己的经验选取方式不统一。Lumped Grouping所有pin一起抽,IR最小;GroupbyEachPin每个pin单独抽,IR最大,但是工具计算量大,run time长;Group by X-Y Grid 介于两者之间。

2.带CPA和不带CPA仿真,结果相差大吗?Static IR相差不大,Dynamic IR相差较大(尤其翻转率高的地方),为啥呢?自己思考下.

3.封装上的走线不均匀,连接弱的地方IR会比较大。另外GUI界面可以看到每个bump的电阻和电感。






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB板
    +关注

    关注

    27

    文章

    1447

    浏览量

    51614
  • 直流转换器
    +关注

    关注

    0

    文章

    254

    浏览量

    21108
  • PAD
    PAD
    +关注

    关注

    1

    文章

    98

    浏览量

    30682
  • 晶体管
    +关注

    关注

    77

    文章

    9684

    浏览量

    138091
  • VRM
    VRM
    +关注

    关注

    0

    文章

    30

    浏览量

    12682

原文标题:IR Drop与封装

文章出处:【微信号:处芯积律,微信公众号:处芯积律】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    IR推出IR3588 ChiL数字控制IC及IR3552、IR3546

    国际整流器公司 (International Rectifier,简称IR) 推出IR3588 ChiL数字控制IC,以及IR3552与IR3546单、双相位PowIRstage器件
    发表于 08-29 09:26 1309次阅读
    <b class='flag-5'>IR</b>推出<b class='flag-5'>IR</b>3588 ChiL数字控制IC及<b class='flag-5'>IR</b>3552、<b class='flag-5'>IR</b>3546

    谈谈芯片设计中的IR-drop

    什么是IR-drop?其实,IR这个词并不是什么缩写,这里的I就是指电流,R是指电阻,他们放在一起相乘,得出来的结果就是电压。
    发表于 06-16 09:26 7423次阅读
    谈谈芯片设计中的<b class='flag-5'>IR-drop</b>

    什么是DC IR Drop?DC IR Drop仿真有何意义?

    DC即Direct Current,直流电,电流方向不随时间发生改变;IR Drop中的I指电流,R指电阻,I与R相乘即为电压,IR Drop就是电压降;
    的头像 发表于 09-28 11:34 4754次阅读
    什么是DC <b class='flag-5'>IR</b> <b class='flag-5'>Drop</b>?DC <b class='flag-5'>IR</b> <b class='flag-5'>Drop</b>仿真有何意义?

    #硬声创作季 Allegro Tips IR Drop 整合分析

    PCB设计allegroAllegro设计
    jf_27932003
    发布于 :2023年01月12日 08:13:59

    quick drop

    现在才发现 快速放置(quick drop)是快速编程的不错选择,中文键盘快捷键 ctrl+shift+空格。{:soso_e113:}
    发表于 03-13 17:27

    mos管漏极出现drop现象

    给到MOS管一个脉冲波形后,测试MOS管漏极电压会出现一个drop现象,且这个drop与mos管的导通时间有关,导通时间越久这个drop越大。后面经过各种试验发现,只要将后面的分压电路去掉就不会
    发表于 04-01 16:01

    什么是ADM (Add/Drop Multiplexer)

    什么是ADM (Add/Drop Multiplexer)  英文缩写: ADM (Add/Drop Multiplexer) 中文译名: 分插复用器 分  类: 网络与交换
    发表于 02-22 10:10 2648次阅读

    IR推出采用PQFN封装威廉希尔官方网站 的MOSFET硅器件

      国际整流器公司 (International Rectifier,简称IR) 推出一系列25 V及30 V器件,采用了IR最新的HEXFET MOSFET硅器件和新款高性能PQFN 3x3封装,为电信、网络通信和高端台式机及
    发表于 11-24 09:14 1596次阅读

    IR推出新款PQFN封装功率MOSFET PQFN2x2

    国际整流器公司 (International Rectifier,简称IR) 扩展其封装系列,推出新款的 PQFN 2mm x 2mm封装。新的封装采用
    发表于 06-16 09:35 2922次阅读

    IR Drop对芯片性能及功能的影响

    之前做过一个项目,有个模块例化了10次,流片回来测试,有9个正常工作,另外一个工作不起来。这时这个模块的负责人就来找我,问到:IR仿真时这10个模块结果是怎样的?测试有问题那个是IR最差的那个
    的头像 发表于 04-03 09:56 4355次阅读

    Sigrity PowerDC是如何计算IR Drop Margin?

    IR Drop仿真是一个系统层面的问题,需要考虑完整的Power Distribution System(PDS)链路上所有压降,并以此来优化每颗器件所接收到的供电电压。
    的头像 发表于 05-12 14:17 1980次阅读
    Sigrity PowerDC是如何计算<b class='flag-5'>IR</b> <b class='flag-5'>Drop</b> Margin?

    IR Drop对芯片性能及功能的影响

    之前做过一个项目,有个模块例化了10次,流片回来测试,有9个正常工作,另外一个工作不起来。这时这个模块的负责人就来找我,问到:IR仿真时这10个模块结果是怎样的?
    的头像 发表于 06-16 10:00 1822次阅读
    <b class='flag-5'>IR</b> <b class='flag-5'>Drop</b>对芯片性能及功能的影响

    IR Drop封装(一)

    大部分从事后端设计的同行应该没有接触过带封装IR Drop分析(模块级别的IR分析不需要考虑
    发表于 06-16 10:05 1185次阅读
    <b class='flag-5'>IR</b> <b class='flag-5'>Drop</b>与<b class='flag-5'>封装</b>(一)

    IR Drop封装(二)

    如下图所示,CPA model是Pkg Layout(封装基板设计)通过工具提取出来的一个模型,主要包括封装基板中的RLC参数。
    发表于 06-16 11:10 1238次阅读
    <b class='flag-5'>IR</b> <b class='flag-5'>Drop</b>与<b class='flag-5'>封装</b>(二)

    芯片的IR drop是什么意思呢?

    IR这个词并不是什么缩写,这里的I就是指电流,R是指电阻,他们放在一起相乘,得出来的结果就是电压。
    的头像 发表于 12-06 14:33 1608次阅读